（デジタル回路）TTLとCMOSの接続に関する質問

デジタル回路を製作した時の話です。
TTLデバイスとCMOSデバイスを接続する必要があったため
デバイス間の信号線を1kΩの抵抗でpull-upしました。

しかし、TTLデバイスからCMOSデバイスへの信号出力の際に、
信号の立ち上がり波形が、TTLレベル（2.5V程度）までは急峻に立ち上がるものの、
それ以降は単調増加せず、電源電圧5Vまでなだらかに立ち上がる波形となってしまいました。
この理由としてはどのようなものが考えられるでしょうか？

自分では、信号の立ち上がり時に、
TTLデバイスのピンに接続される容量性負荷（Cout）が、
2.5VまではTTLデバイスからの大きな電流により急速に充電され、
それ以降はpull-up抵抗からの小さな電流によりゆっくりと充電されるため、
このような波形となるのではないかと考えているのですが、
この考えで合っているでしょうか？

デジタル回路に詳しい方ご教授をお願い致します。


[参考]
0V～2.5Vまで　TTLデバイス（CPLD MAX7000s）からCoutに充電される電流：　Iol=-8mA
2.5V～5Vまで　pull-up抵抗からCoutに充電される電流：　(5V-2.5V)/1kΩ=2.5mA

No.2 回答者： el156 回答日時： 2011/05/16 22:59

No.1です。

ちょっと気になりましたので補足します。
5V電源で動作する本物の(旧式の)TTLであれば問題ないのですが、もしTTL出力デバイスの電源電圧が5Vよりも低いのだとすると、Highレベルの期間にPull-up抵抗から出力端子を経由し、TTL出力デバイスの出力保護ダイオードを介して電源へ電流が逆流する場合があります。そのような場合、時間が経っても出力が5Vまで立ち上がらなかったりします。お使いのCPLDがそのようなデバイスかどうかわかりませんが、もしそのような場合に該当するようでしたら、Pull-up抵抗で振幅を増大させる方法は好ましくありません。出力端子から電源へ電流を逆流させる使い方は、ラッチアップによる破損を招く恐れがあるからです。もし出力電圧が指数関数でちゃんと5Vまで立ち上がっているようであれば、多分問題ないと思います。

No.1 回答者： el156 回答日時： 2011/05/15 23:43

考えられている通りで正解です。

但し、pull-up抵抗からCoutに充電される電流は最初(5V-2.5V)/1kΩ=2.5mAですが、電圧が上がるにつれ徐々に減って行きます。2.5V以降は1kohmとCout(10～20pF程度?)による時定数回路だと思えば良いと思います。