ロジックＩＣ同士の接続、ダンピング抵抗の必要性

汎用ロジックIC同士の接続（例えば、ＴＣ７４ＶＨＣ２４４と５４１）で、ＩＣ間の全ての信号線に対し、ダンピング抵抗を挿入する必要はありますでしょうか？

信号線は、バスの接続ではなく、レベル信号で、０．５Ｈｚぐらいの周期でＨｉｇｈとＬｏｗが変化します。
信号変化時（Ｈｉｇｈ⇒Ｌｏｗ　ｏｒ　Ｌｏｗ⇒Ｈｉｇｈ）、オーバーシュートやアンダーシュートが発生し、約50ns間ぐらい、ＩＣの入力電圧の絶対最大定格を超えます。

自分としては、このような信号線に、ＩＣ の劣化や、破壊の可能性を考えてもダンピング抵抗は不要と思っています。
(理由：５０ｎｓ程度では、保護ダイオードに電流が流れないし、信号変化が頻繁でないから)

このような信号線には、信頼性のある機器を構成する上でも、ダンピング抵抗は不要と考えますが、

何か、ダンピング抵抗を挿入する条件のようなものをアドバイスいただきたいです。
(単に、絶対最大定格を超える信号線全てに対して必要となるのでしょうか）
(自分としては、データ・バスやアドレス・バスのような高周期の信号線にのみ必要と考えています）

No.1 ベストアンサー 回答者： sawa001 回答日時： 2011/09/13 09:32

リンギングのリスクですね。

だいたい以下のようなものがあります。

1) 電圧が素子の入力の絶対最大定格を超える
素子が誤動作したり、破壊されることがあります。

2) クロックの2度打ち
揺り返しが大きいとクロックパルスがもう一度入力されたことになり、素子が誤動作します。

3) 不要輻射の増大
繰り返し周波数が低い場合にはあまり問題にはなりません。

4) 電源への回り込み
素子の電源に入力から電流が流れこみます。素子の電源のインピーダンスが高い場合、電源電圧を上昇させてしまいます。
繰り返し周波数が低い場合にはあまり問題にはなりません。

5) クロストーク
近接した信号線に大きなクロストークを生じ、誤動作の原因になる場合があります。


趣味ならあまり気にする必要はありませんが、仕事ならたとえ可能性が低いように思えても、具体的にどの程度のリスクがあるのかがわからないなら対策はするべきでしょう。
万一事故を起こしたり、リコールなどの事態になったときのことを考えてみてください。

ダンピング抵抗を入れる他にも、ドライバICをより低速なものか、ドライブ能力の低いものに変更することでも対策できる場合があるので検討されてはいかがですか。

No.4 回答者： sawa001 回答日時： 2011/09/13 23:22

某社では絶対最大定格を超える場合は、メーカーが別途保証しない限りどんなに低頻度でもNGです。

設計時のSI検証で高速信号については押さえていても、低速の信号は結構検証がもれるんですよね。

特にLVC CMOSなどは凶悪なリンギングを発生します。10cmくらいの線路でも線路インピーダンスが高くて負荷も軽いと簡単に絶対最大定格を超えます。

そういう時はダンピング抵抗を入れたり、ドライバをLVシリーズなどに替えたりして対策しています。

先の方が回答されている通り、プローブのグランドは、みの虫クリップのついたアースリードではなく、プローブの先端につけるスプリングみたいなので取らないと、リンギングが大きく見えてしまいますので注意してください。

福島原発の教訓を大切にしましょう。リスクの過小評価はいけませんよ。

この回答へのお礼

ご回答いただき、ありがとうございました。某社ということは、会社毎に違うと考えてよいのでしょうか？

お礼日時：2011/10/31 23:08

No.3 回答者： P0O9I 回答日時： 2011/09/13 20:49

そのＩＣ間の距離はどのくらいありますか？

何mなんてオーダーで離れているのなら、ダンピング抵抗や保護回路は必要でしょう。

同じ基板に乗っていて、数cm程度なら必要ありません。少々オーバーシュートやアンダーシュートがあっても内部に保護回路が入っていて壊れることはありません。
所で、実際に２つのＩＣを繋いで、それらの電圧をきっちりプローブでアースを取ったオシロで測定していますか。普通そんなに大きなオーバーシュート等にはならないと思います。測定方式も見直しましょう。

なお、ダンピング抵抗が必要なのは、100MHz程度以上の高速回路だけです。そのような場合は、ラインのインピーダンスも管理された基板が必要となります。

この回答へのお礼

回答ありがとうございました。測定してみます。

お礼日時：2011/10/31 23:10

No.2 回答者： tadys 回答日時： 2011/09/13 15:33

ICのスペックシートには保護ダイオードに流す事の出来る電流が規定されています。

例えば、下記では、
Input Clamp Current ±20ｍA
Output Clamp Current ±50ｍA となっています。
http://www.tij.co.jp/jp/lit/ds/symlink/74ac11245 …

Input/Output Clamp Current の説明はこちらを
http://www-k.ext.ti.com/srvs/cgi-bin/webcgi.exe? …{5761bcd8-11f5-4e08-84e0-8167176a4ed9},kb=logic,case=3110,new

オーバーシュート／アンダーシュートで流れる電流が絶対最大定格を超える場合には対策が必要でしょう。

オーバーシュートの時間が短いからと言って電流が流れないわけでは有りません。
どれだけの電流が流れるかは伝送線路の特性インピーダンスと終端条件によります。
たとえば、５０Ωの伝送線路に５Vのパルスを加えると線路には５V／100ｍAの電磁パルスが伝搬していきます。
このパルスをVf＝０．７Vのダイオードで５Vにクランプした場合には０．７Vの反射波が生じ、ダイオードには約８０ｍAの電流が流れます。（シミュレーションによる）
電流の持続時間はパルスが伝送線路を往復する時間です。

伝送線路の特性インピーダンスが５００Ωの場合にはパルスは５V／１０ｍAになるので進行波の電流が全てクランプダイオードに流れたとしても２０ｍA以下なので問題ありません。
また、パルスの立ち上がり／立ち下がり時間が伝送線路の伝搬時間に比べて長い場合には反射が抑えられるのでやはり問題が無い事になります。
問題は立ち上がり／立ち下がり時間なので、繰り返し周波数は関係ありません。

高速パルス回路では線路は全て伝送線路として取り扱い、信号の変化は過渡現象として取り扱う必要が有ります。

この回答へのお礼

ご回答ありがとうございました。参考にさせていただきます。

お礼日時：2011/10/31 23:09