学校の実験で、先生から問題を出されたのですが、考えたり、本を読んだりして、見つけようとしたのですが、なかなか解答が見つかりません。

質問内容は、「デジタル回路で発生する、ハザードをなくすためにはどうしたらよいか?」というものです。 どなたかこの分野に詳しい方、教えていただけませんか?よろしくお願いします!

A 回答 (3件)

7年前の質問に答える私も私ですが・・・



h_sakaki氏の「途中のディレイを吸収します」の意味が不明です。
そんな便利な素子があるのかという誤解を招きます。
但し、「同期化」というのは答えそのものズバリだと思います。

私見では
吸収ではなくて、D-FFで「ハザードの発生している場所をよけてサンプリングする」だと思います。
但し学生さんには正解でもプロでは1clk遅れるので不正解です(哂)

避け方は簡単で、クロックの直後でハザードが発生していると仮定すると
それを直接使用しないで、1cLk遅れの2回目のクロックでサンプリングすれば良いのです。
結果、h_sakakiがおっしゃる「吸収された」ように見えるのです。
しかし確実に1clk遅れていますので、吸収ではなくて「臭い物にふたをした」だけです。

ちなみに、完全同期式設計を行えは、上記の問題は自動的に満たされます。

なお、スレ主はお礼や返事の義務があるんじやないですか?。
    • good
    • 0

ハザードをなくすためには、クロックを用い同期化をはかることです。



JK-FF(74109等)・D-FF(7474等)・
同期カウンタ(74163等)を入出力に配置することで、途中のディレイを吸収します。
しかし、同期カウンタは最大クロックが少なくなるのが、欠点です(74LS163を4段付けると約8MHz
74LS93は約30MHz)

ちなみに74109等は省略していますので、LS・F・HC・ACTなどを総称していますので、悪しからず!
    • good
    • 0

参考アドレスのページの内容は参考になりませんか?



参考URL:http://miyazaki-gijutsu.jp/series2/noise14.html#(3-B)
    • good
    • 0

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!


人気Q&Aランキング

おすすめ情報

カテゴリ