PLL回路とは、どのようなものなのでしょう。また、何に使われているのでしょうか。

A 回答 (2件)

PLL発振ということでよろしいですね?


FM送受信機、TV送受信機なんかで出てきますが、周波数を安定させる目的で使用されます。
LC発振→XT発振→PLL発振といった具合で性能が上がると言えます。
LC発振などでは、部品の温度特性により、周波数がなかなか安定しない。
XTのように水晶を用いた発振で安定度はマシになるが周波数は固定される
PLLなら可変周波を安定して出力できる。 といった具合に覚えておけばいいのではないでしょうか?
回路がチト複雑ですが、それに見合った性能を発揮してくれます。
総合電子出版社の実用アナログ電子回路設計法という本でも解説されています。
    • good
    • 0
この回答へのお礼

回答ありがとうございます。

お礼日時:-0001/11/30 00:00

PLLはPhase locked Loopの略です。


ある基準信号と自分で発振(自己発振と言います)した信号の位相(周波数は勿論です。)が合う様にフィードバック制御をかけた発振回路です。代表的なブロック図は位相弁別器、LPF、VCO、分周器(必要に応じて)で構成され、分周器(無い場合はVCO)出力を位相弁別器に戻しフィードバックループを形成しています。

なお、最近では位相弁別器の種類により、アナログPLLとディジタルPLLが実用化されています。

用途としては、家庭では、リモコン対応TVのチューナー回路(ローカル発信器として)、FMラジオやAMラジオのチューナー(選局をリモコンやアップ・ダウンボタンで行うタイプ)、FMのステレオ再生回路、携帯電話、プリンター等数々の所に使用されています。
    • good
    • 0
この回答へのお礼

回答ありがとうございます。

お礼日時:-0001/11/30 00:00

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aと関連する良く見られている質問

Qgrand theft auto episodes from libe

grand theft auto episodes from liberty cityのPC版は発売されていますか?
また日本語化できますか?

Aベストアンサー

予定は遅れることがあります。
参考URL

http://dswiipspwikips3.jp/gta4/

参考URL:http://gs.inside-games.jp/news/221/22188.html

Q卒業研究で気温や湿度を使ったものを作成しようと考えているのですが 気温や湿度から求められるもの何かあ

卒業研究で気温や湿度を使ったものを作成しようと考えているのですが
気温や湿度から求められるもの何かありませんか?
個人的には天気などがわかればよいのですが他にも求められることがあれば教えて欲しいです。

Aベストアンサー

「何を使うか」を先に決めるのではなく、「何をするか」をまず決めましょう。そのために何を使うかは、あとで考えればよいのです。

 What が先。How は後。

QPLLについてVCOを用いる理由

PLL初心者です。
http://www.geocities.jp/thermal_diode/pll.html
このサイトで
PLL概要を読みました。

そこで思ったのですが
なぜわざわざVCOを用いるのでしょうか?
水晶発振を直接分周してはいけないのでしょうか?

教えてください。

Aベストアンサー

PLLは周波数を制御して位相を合わせるシステムです。入力周波数と
発振周波数がちょっとでも違っていると、位相は時間とともにどんどん
ずれ続けます。ずれた位相を戻すには周波数を少しだけ変える必要が
あるのですが、その「少しだけ」というのが無限小であってほしい
のです。なぜなら、微少であっても飛び飛びの周波数可変しかできないと
周波数は絶対に一致せず、かならずそのうちに位相がずれるわけです。
ずれに気づいたときにカクンと発振周波数が変わる、というのはPLL
の用途としてはまずい動作です。

結局、PLLはアナログ回路であって、デジタル化するのは事実上無理では
ないかと思います。発振純度を問わないPLLもあるので、そのような
用途ではシンセサイザをVCOの代わりに使うこともできるかと思います。

Q⋆豊臣秀吉のおこなった「惣無事令」とは、どのようなものですか? ⋆また、どのような目的でおこなわれ

⋆豊臣秀吉のおこなった「惣無事令」とは、どのようなものですか?

⋆また、どのような目的でおこなわれたものですか?

⋆そして、どのような結果(成果)がでましたか?

1つでも分かる方ご回答お願いします( 'ω' ;)

Aベストアンサー

⋆豊臣秀吉のおこなった「惣無事令」とは、
どのようなものですか?
  ↑
秀吉の許可なくして、勝手に戦争するな
という法令です。
根拠は天皇です。
天皇の名を借りて、そういう法令を定めました。


⋆また、どのような目的でおこなわれたものですか?
    ↑
秀吉が日本を統一したことを確認
させるためです。
秀吉が、日本の親分であることを
示すためです。


⋆そして、どのような結果(成果)がでましたか?
    ↑
無視して戦争した、伊達政宗は、その後
秀吉のご機嫌を取るために苦労しました。

QPLL検波器でFM波を復調する動作原理について

PLL検波器でFM波を復調する動作原理を教えてください。
PLL発振器の原理は理解しているつもりですが、FM波の復調出力はVCOの入力電圧と同じというのがイマイチ理解できません。
FM波の復調出力があるとVCOの発振周波数が変わり、PCの出力電圧も変わってしましそうな気がして迷路にはまりこみました。
PLLがロック状態になったら、FM信号で誤差電圧が発生してVCOの入力電圧が変化しても発振周波数は変化しないとういうことでしょうか?
ロック状態が保てるのは、周波数が変化するスピードで決まるのか、変化の大きさで決まるのかもよくわかりません。よろしくお願いします。

Aベストアンサー

FM波の復調出力に対してPLLをかけます。ロックしている状態ではVCOの制御電圧が検波出力に相当します。つまりFM波の検波出力はVCOの入力電圧とイコールになります。
PCが誤差を検出するとその誤差を打ち消す方向にVCOを制御します。つまり負帰還です。この場合の安定条件なども習われているとおもいます。
ロック状態が保てるのは閉ループの特性できまります。

Q写真のZendriveの回路なのですが、なぜこれでToneになるのでしょうか? また、回路のメインの

写真のZendriveの回路なのですが、なぜこれでToneになるのでしょうか?

また、回路のメインの流れにカップリング的な抵抗を挟むと前のデカップリングコンデンサハイパスだかローパスだかを成形する...みたいな解説もTSの回路などで聴いたことがあるのですがなぜそうなるのでしょうか?

なぜメインの信号上に抵抗を挟んだだけでハイパスフィルターになるのでしょうか?

分かる方ご教授お願いします。

Aベストアンサー

この回路ではまず、初段のOPアンプ部の回路が数Hzの低い周波数から1.5kHzあたりまで+6dB/octの傾斜でゲインが上昇してゆく周波数特性を作り出しています。
この特性を作り出している主役は反転入力とBias電源の間につながれたCR直列回路(Voice調整VR(1kΩ)、抵抗R1(1kΩ)そしてコンデンサC3(0.1uF))とOPアンプ出力と反転入力間に接続された抵抗(ゲイン調整VR(500kΩ)と1kΩの抵抗の直列回路)です。

回路図と周波数特性のシミュレーション結果を添付しましたので、それをもとに説明します。

まず入力IN端子から初段のOPアンプ出力の周波数特性は右上段のV(op1_out)/V(in)特性のようになります。
次に初段のOPアンプ出力から出力(OUT)までの周波数特性は右下段のV(out)/V(op1_out)で表され、周波数1KHzあたりまでゲインがフラットでそこから-6dB/octの割合で周波数の上昇とともに減衰する特性になっています。このローパス特性の遮断周波数はToneVRで調整できます。VRを大きくすれば遮断周波数は低い方へ、小さくすれば高い方へ動かせます。
最終的な入力IN出力OUTまでの特性は右下段のV(out)の周波数特性になります。

この回路ではまず、初段のOPアンプ部の回路が数Hzの低い周波数から1.5kHzあたりまで+6dB/octの傾斜でゲインが上昇してゆく周波数特性を作り出しています。
この特性を作り出している主役は反転入力とBias電源の間につながれたCR直列回路(Voice調整VR(1kΩ)、抵抗R1(1kΩ)そしてコンデンサC3(0.1uF))とOPアンプ出力と反転入力間に接続された抵抗(ゲイン調整VR(500kΩ)と1kΩの抵抗の直列回路)です。

回路図と周波数特性のシミュレーション結果を添付しましたので、それをもとに説明します。

まず入力IN端子...続きを読む

QCPU PLL電圧について

CPU PLL電圧について


度々このサイトお世話になっています。

Specification
Mother Board :GA-EP45-UD3R(MAXFSB1600MHZ)
CPU:Quad6600(定格FSB1066MHZ)
Memory:DDR2-800

Vcoreを1.2875V(VIDと同一)、その他電圧はAUTOにして、2.4GHZ(266MHZ×9)から
3GHZ(333MHZ×9)にOCして2ヶ月程度になるのですが、ふとET6で調べてみると、CPU PLL電圧が1.5V(Normal)から1.65VにMCH COREが1.1V(Normal)から1.2Vに昇圧されています。
その他は、Normal値となっており、変化ありません。

サイトで調べると、CPU PLL電圧とは、FSBを生成するICの電圧となっています。

Vcore電圧をAUTOに設定するとBIOSで1.348Vと表示され、許容電圧ぎりぎりなので、1.2875Vに設定しています。

どうもAUTOすると、過大な電圧設定になるようです。
(ご指導願項目1)そこでCPU PLL電圧1.65VやMCH CORE1.2Vも過大電圧なのでしょうか。

ちなみにCPU PLL電圧をNormal(1.5V)、MCH COREをNormal(1.1V)にしても
4core100%負荷のかかる使い方をすることはありませんので、日常使用するに当たって特段の
不具合もありません。

(ご指導願項目2)どのような場合に不具合が出るのでしょうか。

CPU PLL電圧について


度々このサイトお世話になっています。

Specification
Mother Board :GA-EP45-UD3R(MAXFSB1600MHZ)
CPU:Quad6600(定格FSB1066MHZ)
Memory:DDR2-800

Vcoreを1.2875V(VIDと同一)、その他電圧はAUTOにして、2.4GHZ(266MHZ×9)から
3GHZ(333MHZ×9)にOCして2ヶ月程度になるのですが、ふとET6で調べてみると、CPU PLL電圧が1.5V(Normal)から1.65VにMCH COREが1.1V(Normal)から1.2Vに昇圧されています。
その他は、Normal値となっており、変化ありません。

サイトで調べると、C...続きを読む

Aベストアンサー

まず、PLLについて。
基本は回答番号No.1のYorisinさんの考え方です。
CPUに入力しているクロックから、CPU内部のクロックを生成する回路です。
266MHz ×9 の×9 を行う回路と思っていただいて構わないでしょう。

> (ご指導願項目1)そこでCPU PLL電圧1.65VやMCH CORE1.2Vも過大電圧なのでしょうか。

Intelの電源電圧の許容値は電位に対して±5% です。しかしそれはノイズ成分も含めた値です。
実効値は ±2%, ノイズは±3% などのように記載されています。
1.5×1.02= 1.53V, 1.1×1.02=1.122V で過大ですね。

なお、CPUのコア電圧の許容値はもっと複雑です。

そもそも、1.65V や 1.2V という値も、実測定値ではなく、マザーボード上の電圧調整回路の
設定値だと思われるので、これにも何%かの誤差が含まれているでしょう。
(実測定値であったとしても、誤差はかなり含まれますが)

> (ご指導願項目2)どのような場合に不具合が出るのでしょうか。
何が起きてもおかしくないです。
最悪ハードの破壊、基板やCPUの損傷・焼損が起きてもおかしくないかもしれません。
私個人の意見としては、ハードの故障よりも、平然と処理が終了したのに、データが
おかしくなる危険性の方が怖いです。

でも、そういうリスクを自己責任で行うのが OC なんでしょ。
ビビっているのならば、故障した時の責任が払えないのでしたら、やめましょう。
IntelはOCなんて無論認めていません。OC に対して AUTOで設定される値は、
GIGABYTEが何らかの結果を元に設定した値で、AUTOにさらに設定値を変えるならば、
そのリスクは承知しましょう。GIGABYTEはIntelの仕様外の電圧値であっても、
こちらの方がOCで安定すると判断したのでしょう。

私個人の意見としては、OCなんてセコイことをするならば、そのリスクをお金にして
ワンランク上の環境を揃えるか、パフォーマンスの悪いWindowsなんかを捨てて
別のOSに変えるかします。

ちなみに、電力(発熱)は大丈夫ですか?
電力は、電圧・電流に正比例して、クロックの2乗に比例します。
クロックを、266MHz⇒333MHz の 1.25 倍にしているので、
1.25^2 = 1.56 倍の電力を食っています。
VIDが 1.2875V の CPU だと仮定して、1.348V にすると、さらに 5%(1.64V)の電力が上がります。

MCHも同様です。電圧 1.2/1.1 × 1.56 = 1.7倍の電力が消費されています。
こっちもやばそうですね。

まず、PLLについて。
基本は回答番号No.1のYorisinさんの考え方です。
CPUに入力しているクロックから、CPU内部のクロックを生成する回路です。
266MHz ×9 の×9 を行う回路と思っていただいて構わないでしょう。

> (ご指導願項目1)そこでCPU PLL電圧1.65VやMCH CORE1.2Vも過大電圧なのでしょうか。

Intelの電源電圧の許容値は電位に対して±5% です。しかしそれはノイズ成分も含めた値です。
実効値は ±2%, ノイズは±3% などのように記載されています。
1.5×1.02= 1.53V, 1.1×1.02=1.122V で過大ですね。

なお...続きを読む

Qハード回路 ソフト回路とわ何か初心者にも分かるように教えて下さいお願いします。

ハード回路 ソフト回路とわ何か初心者にも分かるように教えて下さいお願いします。

Aベストアンサー

私の解釈です。

ハード回路・・・IC等の電子部品を組み合わせて作った機能回路。
製作するためには半田ごて等の工具が必要。機能を変更するためには部品や配線を変更せねばならない。

ソフト回路・・・コンピューターにプログラムとして作成した機能回路。
コンピューターそのものはハード回路ですが使用目的に応じてプログラムを変更するだけで色々な機能を持たせることができる。機能変更のために部品や配線を変更することはなく、プログラムの変更だけでよい。

QPLL回路について

PLL回路とは、どのようなものなのでしょう。また、何に使われているのでしょうか。

Aベストアンサー

PLL発振ということでよろしいですね?
FM送受信機、TV送受信機なんかで出てきますが、周波数を安定させる目的で使用されます。
LC発振→XT発振→PLL発振といった具合で性能が上がると言えます。
LC発振などでは、部品の温度特性により、周波数がなかなか安定しない。
XTのように水晶を用いた発振で安定度はマシになるが周波数は固定される
PLLなら可変周波を安定して出力できる。 といった具合に覚えておけばいいのではないでしょうか?
回路がチト複雑ですが、それに見合った性能を発揮してくれます。
総合電子出版社の実用アナログ電子回路設計法という本でも解説されています。

Q微分回路の理論式 画像の積分回路の理論式の導出手順を参考にした微分回路の理論式を求めてほしいです。

微分回路の理論式

画像の積分回路の理論式の導出手順を参考にした微分回路の理論式を求めてほしいです。

Aベストアンサー

回路? 単なるコンデンサーの電圧と電流の関係式ですよ。

オペアンプの入力側に抵抗 Rs が、出力側に静電容量 C のコンデンサーを接続した積分回路なのではありませんか?

微分回路を作りたければ、静電容量 C のコンデンサーを入力側に、抵抗 Rs を出力側にすればよいのです。
↓ こんな構成に。
http://www.nteku.com/opamp/opamp-differential.aspx

そうすれば、
 Vout = -Rs * Ic = -Rs * dQ/dt = -Rs * d(C*Vc)/dt = -Rs * C * d(Vin)/dt
です。


人気Q&Aランキング