J-Kフリップフロップ回路の特徴を教えてください。おおまかでもかまいません。よろしくお願いします。

A 回答 (1件)

J K Q 次のQ


0 0 A A(保持)
0 1 - 0(クリア)
1 0 - 1(セット)
1 1 0 1(反転)
1 1 1 0(反転)

特徴はJ,Kともに'1’のとき値を反転することです。
実際はASIC、FPGAではF/FはDに統一されているのでこの辺の知識はあまり必要ありません。

#自分で調べろとの意見もあるようですが、他のことを調べる時間に使ってください。もっと大切なものがあると思います(^^;)
    • good
    • 0
この回答へのお礼

ありがとうございます。参考になりました。それと、気を使っていただいてありがとうございます。少し気が楽になりました。

お礼日時:2001/12/08 00:42

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人が検索しているワード

このQ&Aと関連する良く見られている質問

QNANDを2つ使用したSRフリップフロップ回路の動作原理

NANDを2つ使用したSRフリップフロップ回路の動作原理を教えてください。
真理値表での動作は理解しているのですが、もっと詳しい動作原理を知りたいです。
プルダウンを使って、スイッチを入れると、NANDの入力に”0”が入力される設定です。

Aベストアンサー

>式などを使わず言葉による説明が出来ないので困っています。

この手の回路は式ではわかりにくいでしょうね。

>「なぜ動作が保持されるのか」が不明なんです・・・

何故って言われると辛いのですが、まずは状態遷移表を書いてください。
で、状態遷移表って何だ。ですが二つのNANDのそれぞれの入力の結果の
それぞれの出力を時系列的に並べてください。
S/R=1/1からS/R=0/1ふたたびS/R=1/1
こんどはS/R=1/0またS/R=1/1というふうに

ちょっと肝心なのは、ゲートの入力の結果は直前の
入力に依存すると言うことでしょうか。
ゲートの入力の結果が出力に遅延無しで現れるなら
フリップフロップは成立しないですね。

しかし純粋論理ではなくて因果律が時系列の上に成り立っている
現実では成立するのですね。

QR-Sフリップフロップ回路の欠点

R-Sフリップフロップ回路の欠点について教えてください。
おおまかでもかまいません。よろしくお願いします。

Aベストアンサー

何かの課題ですか?

そんなに難しい内容では無いと思いますので、少し考えて見て下さい。
・RとSが同時に動いたら?
・フィードバック回路にしたら?

Qフリップフロップの動作確認

JK-フリップフロップを使用してある出力波形を考えました。その動作をファンクションシンセサイザとオシロスコープを用いて確認しろといわれたのですが、その確認方法がわかりません。どなたか教えていただけないでしょうか。

Aベストアンサー

こんばんは。誰も答えていないので、代わりに答えましょう(ソフト屋さんは、多いようですが・・ハード屋さんは少なそうなので)。

手順です。
1.デジタル回路の動作確認は、フリップフロップに限らずタイミングチャートを作って確認することになります。
2.回路と出力装置、観測装置を結合します。
[ファンクション・シンセサイザー] → [回路] → [オシロスコープ]となります。
3.ファンクションシンセサイザーから、回路へ信号を送り、その出力をオシロスコープで確認します。

この時、ファンクションシンセサイザーからの出力がリファレンスになるように、オシロスコープへ繋ぎます。

なお、オシロスコープだと、同時に入力すると波形が重なってしまうので、数台用意しなければならない場合と、入力チャンネル毎に波形の位置を調整できるタイプのものだったら、その機能を使って入力チャンネル毎に見やすい位置に調整します。

ちなみに、ロジックアナライザーと呼ばれるオシロスコープならば、同時に波形を確認できるので、大変重宝すると思います。

フィリップ・フロップのタイミングチャートは以下のURL参照
http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap2/index.html

こんばんは。誰も答えていないので、代わりに答えましょう(ソフト屋さんは、多いようですが・・ハード屋さんは少なそうなので)。

手順です。
1.デジタル回路の動作確認は、フリップフロップに限らずタイミングチャートを作って確認することになります。
2.回路と出力装置、観測装置を結合します。
[ファンクション・シンセサイザー] → [回路] → [オシロスコープ]となります。
3.ファンクションシンセサイザーから、回路へ信号を送り、その出力をオシロスコープで確認します。

この時、ファンクシ...続きを読む

Qフリップフロップ論理回路を教えて下さい

定年後の趣味でラッチングリレーが欲しくなり探していたら ネットにフリップフロップと云うものを見つけました。論理回路を始めて知ったレベルです、下記を教えて下さい
1、この回路は S に1を一度入力すると R に受信するまで信号 Q1 を出力し続けるのでしょうか
2、Sに1が入力された場合 どのような経路(番号)でQから出力1がでるのでしょうか
3、Rに1が入力された場合 どのような経路(番号)で/Qから出力1がでるのでしょうか

なぜ3と5 と 4と8が繋がっているのに Q /Qに同時にでないのですか?

Aベストアンサー

>1、この回路は S に1を一度入力すると R に受信するまで信号 Q1 を出力し続けるのでしょうか

そういう事です。
S,R = 0,0 だと、以前の状態を維持(記憶)しています。

>2、Sに1が入力された場合 どのような経路(番号)でQから出力1がでるのでしょうか
回路図を以下のように書き換えるとわかりやすいと思います。

初めは
S、R = 0、0
Q、/Q = 0,1
とします。

S= 1 にすると上のORを通ってQ=1となり、下のANDを通って/Q = 0 となり上のORの入力入り
ループとなり「自己保持」する。

(この後、S、R= 0、0に戻しても Q、/Q= 1、0のままとなります)

>3、Rに1が入力された場合 
この回路は上下対象なので省略。

>なぜ3と5 と 4と8が繋がっているのに Q /Qに同時にでないのですか?
質問の意味がわかりません。4と5って何?


ラッチングリレーは電源が切れても状態を維持し、次の電源投入時には動作を継続できますが、
電気的フリップフロップの場合は電源が切れれば保持しません。
「パワーオンリセット回路」を組み込んだり、簡易的にはコンデンサを付け入力0(Lowレベル)を与え
所定の状態から始めることはできますが、「電源断時の状態を再現する」には更に別の工夫が要るし、
短時間でも「継続してない時間」が出来てしまうので要注意です。

>1、この回路は S に1を一度入力すると R に受信するまで信号 Q1 を出力し続けるのでしょうか

そういう事です。
S,R = 0,0 だと、以前の状態を維持(記憶)しています。

>2、Sに1が入力された場合 どのような経路(番号)でQから出力1がでるのでしょうか
回路図を以下のように書き換えるとわかりやすいと思います。

初めは
S、R = 0、0
Q、/Q = 0,1
とします。

S= 1 にすると上のORを通ってQ=1となり、下のANDを通って/Q = 0 となり上のORの入力入り
ループとなり「自己保持」する。

(この後、...続きを読む

Qフリップフロップ

ネガティブエッジトリガ型JKフリップフロップを用いて
R-Sフリップフロップと、あとTフリップフロップと同等な動作を行う回路を作りたいのですが
どうしたらいいのでしょうか。

宜しくお願いします。

Aベストアンサー

>ネガティブエッジトリガ型JKFFを用いて<


1.
 課題で理論的な答を求められてる場合。

(b)ToggleFF

論理1に固定┐ ┌──┐
        ├-┤J Q├
トグル入力 ─)─┤T  │
        └-┤K /Q├
           └──┘

(a)RSFF
 JK素子がエッジトリガ型なので、出力はトリガ入力が↓のときだけ変化します。それをハッキリさせる場合は RST型FF とも言います。

set入力.──┐  ┌──┐
        └─┤J Q├
トグル入力───┤T  │
        ┌─┤K /Q├
reset入力.─┘  └──┘



2.
 現実のICを動かしてる場合。

(d)ToggleFF

       電源Vdd
       に接続
        │ ┌──┐
        ├-┤J Q├
トグル入力 ─)─┤T  │
        └-┤K /Q├
           └──┘
R,Sなどの使ってない入力はグランドに接続


(c)RSFF
 もし T入力と関係ない RSFFを求められてる場合は、S入力,R入力を使います。

 set.入力───┐
        ┌─┴─-┐
      ─┤J  S Q├
      ─┤T     │
      ─┤K R /Q├
        └─┬─-┘
 reset.入力──┘

J,T,K,の入力は自由に使えるが、使わないならグランドにつないで論理0固定にしておく。


 
<#>遅すぎたかな?</#> 

>ネガティブエッジトリガ型JKFFを用いて<


1.
 課題で理論的な答を求められてる場合。

(b)ToggleFF

論理1に固定┐ ┌──┐
        ├-┤J Q├
トグル入力 ─)─┤T  │
        └-┤K /Q├
           └──┘

(a)RSFF
 JK素子がエッジトリガ型なので、出力はトリガ入力が↓のときだけ変化します。それをハッキリさせる場合は RST型FF とも言います。

set入力.──┐  ┌──┐
        └─┤J Q├
トグル入力───┤T  │
        ┌─┤K /Q├
reset入力....続きを読む

Q自己バイアス飽和型フリップフロップ回路

この回路の飽和型という部分がわからないので、そこを重点的に動作原理や使い道などをわかりやすく教えてほしいです。お願いします。

Aベストアンサー

参考程度に
「自己バイアス飽和型」というのはフリップフロップを構成するトランジスターがON時に飽和状態にあるということですね。それから自己バイアスというのはフリップフロップの構成法のひとつですから
フリップフロップで検索すれば参考になるものがたくさんあると思います。

Qフリップフロップについて

フリップフロップ回路について全く分かりません。この回路がどのように動作してどのように実用化されているか詳しく教えてください。お願いします。

Aベストアンサー

こんにちは.
フリップフロップに関しては,前の方がわかりやすく御説明くださったので,ここでは割愛します.

フリップフロップを使用しない,OR,ANDなどで構成された回路を組み合わせ回路といい,フリップフロップとOR,ANDなどで構成された回路を順序回路といいます.

さてこの二つの違いはといいますと,組み合わせ回路は回路に入力すると,即座に結果が出力される回路のことを指します.しかし,順序回路では,回路に入力しても状態によって,順序的に出力される回路のことを指します.

例えば,加算器は一方に1,一方に0を入力すると,即座に1を出力しますが,カウンタは0を入力しスタートさせると1→2→3というように,入力してから内部状態でカウントアップした結果を出力します.

よって,順序回路は状態(ステート)をもつといいます.前の値が1だった次は2.スタートが入力されたらカウントアップし,ストップが入力されたらカウントストップするなど.

実際には,D-FF(ディレイ-フリップフロップ)が多く使われます.これは,値の保持を行うという意味合いで多く使われます.また,殆どの場合,クロックに同期して組み合わせ回路の結果を出力することが多いです.

フリップフロップは無くてはならない回路要素です.貴方の御使いのPCのCPUもフリップフロップの塊です.クロック周波数の1GHzとは,そのフリップフロップに入力するクロック(実際には分周しているかもしれませんが)のことなのです.

こんにちは.
フリップフロップに関しては,前の方がわかりやすく御説明くださったので,ここでは割愛します.

フリップフロップを使用しない,OR,ANDなどで構成された回路を組み合わせ回路といい,フリップフロップとOR,ANDなどで構成された回路を順序回路といいます.

さてこの二つの違いはといいますと,組み合わせ回路は回路に入力すると,即座に結果が出力される回路のことを指します.しかし,順序回路では,回路に入力しても状態によって,順序的に出力される回路のことを指します.

例えば,加...続きを読む

Q双安定フリップフロップの出力に回路図右下のようにトランジスタで別途LEDを制御したかったのですがどう

双安定フリップフロップの出力に回路図右下のようにトランジスタで別途LEDを制御したかったのですがどうやっても大きな電流が流れません。

LED程度ならFETを使えばそれなりの明るさになったのですが、リレー等を使う場合どうしたらいいのでしょうか?

また、ベースに電流を流してコレクタ電流操作したいのになぜコレクタ電流が小さくなってしまうのでしょうか?

トランジスタは覚えたてなのでご教授お願いします。

m(_ _)m

Aベストアンサー

回答NO.1です。

下記のように修正してください。

双安定フリップフロップの出力とトランジスタQ8の間に図のようなJFETを使ったソースフォロワー回路を入れれば解決します。
双安定フリップフロップの出力抵抗が56kΩと大きいのでうまくゆきません。Q8へはソースフォロワー回路でインピーダンス(抵抗)を下げてから入力してやれば解決できるわけです。
この場合は3.9kΩと1kΩの並列抵抗になります。

JFETは2SK30
JFETのソースとトランジスタQ8のベースの間の抵抗は3.9k
トランジスタQ8ベースとGNDの間の抵抗は1kです。

QDラッチとDフリップフロップ

DラッチとDフリップフロップの動作の違いを教えていただけないでしょうか?よろしくお願いいたします。

Aベストアンサー

 
 
 ( あなたが見聞きした説明とかなり異なることを書きます。)

 日本の回路設計業界では;
  (1)『ラッチ』はエッジトリガーでない。
  (2)『フリップフロップ』はエッジトリガーである。
だと言い切る人も居ますが、
これは古老の話では、1950~60年代にUSからの輸入IC(Fairchild,TI,RCA,Motorolaいわゆるビッグネーム)のIC-datasheetが教科書だった世代からだろうと言ってます。
しかし当時のdatabookを見ると混沌としており、メーカーによっては エッジトリガな D-FF を D-Latch と記載してるのも見られました。後に主流になったTIでは(1)をTransparent Latch、(2)を D-type FlipFlop としてあるようなので、これを日本人好みな短縮表現で「ラッチ、エフエフ」と言ったのが雑誌媒体で専門用語であるかのように広まったのでしょう。
が、海外(おもにUS)の公的な文献や人に接してると、明らかに上記の二分論とは異なった使い方を見聞きします。上記の日本式な意味だけに固執しないことをお奨めします。というのはどちらも古くからある平凡な日常単語であり、「トランジスタ」のようにエレクトロニクスで生まれた名称ではないのです。 このへんは物理学のように世界的に統一された定義が存在する分野ではないので、一般社会の通念と乖離した技術屋に陥らないよう、柔軟に懐を広くしておきましょう(痛感させられる新人が少なくありませんw)


 FFつながりで他によくある日本ドメスティックなのは、「 DFF の D は data の頭文字である」ですね。これは Delayed-FlipFlop です。意味は(クロック1つ分)あと回しになるFlipFlop。エッジトリガよりも具体的に振舞いをズバリ言ってる、適切なネーミングです。D-type FlipFlop の D-type とはこの意味です。 dataをDと表すことは常用されてますがこの場合は違うのです。


他には;
「ラッチとはドアのカギ=掛けガネの意味で、↓のように相手側のゲートに配線が掛かっているからである」という記事を見ました。
http://www.braceface.com/medical/latches/latch1.JPG
このカギは swinging type latch というらしいですが形がネーミングの起源ではないです。 配線を走って来たパルスが走り抜けれないように「捕まえて離さない、ゲート=門を閉めて閉じこめる」という意味合いの Latching で、このネーミングは電子回路以前のリレーロジック時代からあったと教わりました。現在でもラッチングリレーの名が残ってますね。「エッジで動く」とか「レベルで動く」の意味はありません。 ご存知のようにゲート2個をたすき掛け配線した回路は RS-FlipFlopと言いますね、「FlipFlopはエッジで動くもの」という定義?は破綻してるのです。

↓ゲート(門)がラッチな状態。念のためラッチは閂(かんぬき)のことではないです。
http://www.orcaland.gr.jp/~morris/nikki/0409tsuyama/47.jpg
http://www.aisf.or.jp/~jaanus/deta/data_image/image_k/kannuki2.jpg





ゲート回路のシンボルのもと
AND
http://www.historictile.com/images/stone_door_gate_surround.jpg
http://www.expressionsofsoul.com/Gate-door-2.5.jpg
OR
http://math.boisestate.edu/gas/rose/webopera/images/gate_s.jpg
http://www.uga.edu/islam/morocco/pics/chellah_close.jpg
頭とんがりはイスラムチックですが、
西欧の社会ではゲートとラッチの語は意味的に密接してるということです。


フリップフロップのネーミングの由来
http://en.wikipedia.org/wiki/Flip-flop_%28electronics%29
The first electronic flip-flop was invented in 1919 by William Eccles and F. W. Jordan (Radio Review Dez 1919 pages 143 following). It was initially called the Eccles-Jordan trigger circuit. The later name flip-flop describes the sound, which is produced on a speaker connected with one of the backcoupled amplifiers output during the triggerprocess within the circuit.
マルチバイブレータの出力をスピーカーで聞いた音からの命名とありますね。
ウイキペディアは玉石混交ですから参考に留めてください。
「エッジで動く」はおろか「双安定な回路である」との意味すらありません。
 参考までに
http://en.wikipedia.org/wiki/Transparent_latch

ウィキがちょっと非道い例;
http://en.wikipedia.org/wiki/Latch
SRLatchの項 ”NAND (negative AND) logic gates.”



 余談
http://oshiete1.goo.ne.jp/kotaeru.php3?q=1833834
 
 

 
 
 ( あなたが見聞きした説明とかなり異なることを書きます。)

 日本の回路設計業界では;
  (1)『ラッチ』はエッジトリガーでない。
  (2)『フリップフロップ』はエッジトリガーである。
だと言い切る人も居ますが、
これは古老の話では、1950~60年代にUSからの輸入IC(Fairchild,TI,RCA,Motorolaいわゆるビッグネーム)のIC-datasheetが教科書だった世代からだろうと言ってます。
しかし当時のdatabookを見ると混沌としており、メーカーによっては エッジトリガな D-FF を D-Latch と記...続きを読む

Q加減算回路とフリップフロップについて

加減算回路などで、フリップフロップをプリセットしておくのはなぜでしょうか?

Aベストアンサー

一般的には、加減算回路は組み合わせ回路だけででき、フリップフロップはつかいません。
なにか特定の回路での質問であれば、具体的に書かれている所のアドレス等を示しましょう。


人気Q&Aランキング

おすすめ情報