J-Kフリップフロップ回路の特徴を教えてください。おおまかでもかまいません。よろしくお願いします。

A 回答 (1件)

J K Q 次のQ


0 0 A A(保持)
0 1 - 0(クリア)
1 0 - 1(セット)
1 1 0 1(反転)
1 1 1 0(反転)

特徴はJ,Kともに'1’のとき値を反転することです。
実際はASIC、FPGAではF/FはDに統一されているのでこの辺の知識はあまり必要ありません。

#自分で調べろとの意見もあるようですが、他のことを調べる時間に使ってください。もっと大切なものがあると思います(^^;)
    • good
    • 0
この回答へのお礼

ありがとうございます。参考になりました。それと、気を使っていただいてありがとうございます。少し気が楽になりました。

お礼日時:2001/12/08 00:42

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人はこんなQ&Aも見ています

このQ&Aを見た人が検索しているワード

このQ&Aと関連する良く見られている質問

Q非同期式7進カウンタ

T-FFを用いた非同期式7進カウンタってどのように設計したらよいのでしょうか?

ウェブサイトで調べたんですがよくわかりませんでした。
くだらない質問で申し訳ないですが答えていただけると助かります。
どうかよろしくお願いします

Aベストアンサー

damepopopoさん、こんにちは。
質問者さんの仰る「T-FF」が純粋なT-FF(入力がクロックのみ)なら、できません。
一般には、7までカウントしたらリセットする、という回路を組みます。
JK-FF、またはD-FFなら、クロック以外の入力を利用してリセット(セットでも同義)します。
以下の方法は精査してませんので、ロジックを良く考えてください、考え方を示します。
例えば、7ですから、バイナリで「111」をANDゲートで検出し、D入力(通常はNQに接続)に加える(EXORを入れる)。
この場合、7になったとたん(遅延はあるが)リセットされるので、綺麗な7進になりませんが、非同期カウンタの宿命ですね。

別の方法は、ジョンソンカウンタ(シフトレジスタ)を構成することですが、テキストのみで伝えるのは困難です、クロックにゲートをかけ帰還するのですが、検索してください。
非同期のジョンソンカウンタは難しいですよ。

因みに同期カウンタは必ずD-FF等を用いるので、N進カウンタはより簡単に構成できます。

QJK-FF同期式6進カウンタが4進になってしまう…

学校の実験でJK-FF同期式6進カウンタを作ったのですが、テストボードに配線をすると何故か4進カウンタになってしまいます。
先生に「論理式が違う」と指摘されたので1からやり直してみたりしたのですが、何度やっても最初と同じ論理式になります。
ちなみにhttp://www.di.takuma-ct.ac.jp/~matusita/GuenCAD/QandA/counter/counter6jk/answer.htmlにあるやり方と同様の手順で設計を行いました。
何故6進ではなく4進になってしまうのか全く分からずお手上げ状態です。
レポート提出日が迫っているので、原因等がお分かりになる方がいらっしゃいましたら是非ご教示宜しくお願い致します。

Aベストアンサー

論理式と下の回路図が違います。
j1'=~q2・q0
ですが、回路に、~q2のインバータが入っていません。

Q閉ループゲイン 開ループゲイン

オペアンプの閉ループゲイン、開ループゲインとはそもそも何なのでしょうか?
根本的なとこがわかりません。
どなたかよろしくお願いします。

Aベストアンサー

[図6.1-41]を見てください。
これが開(オープン)ループゲインです。(青色)
(フィードバックをかけていないときの利得ー周波数特性)
http://my1.interlink.or.jp/~md0858/series4/densi0613.html

70Hzくらいまでは100dBの利得がありますが、より高い周波数では-6dB/oct(=-20dB/decade)でどんどん下がっていき、7MHzくらいで0dBとなります。
(最大利得と周波数特性はオペアンプの種類によって異なるが、この”傾向”はすべてのオペアンプについて言える)

[図6.1-43]を見てください。
例えば80dB(60dB)のフィドバックをかけたとすると、利得は20dB(40dB)になりますが、利得一定の周波数幅がうんと広くなることにお気づきでしょうか?
これが閉ループゲインです。

一般に、オペアンプの開ループゲインは100dB以上ありますが、これを開ループで使うことは滅多にありません。
周波数特性が問題にならないコンパレータのときくらいのものです。

参考URL:http://my1.interlink.or.jp/~md0858/series4/densi0613.html

[図6.1-41]を見てください。
これが開(オープン)ループゲインです。(青色)
(フィードバックをかけていないときの利得ー周波数特性)
http://my1.interlink.or.jp/~md0858/series4/densi0613.html

70Hzくらいまでは100dBの利得がありますが、より高い周波数では-6dB/oct(=-20dB/decade)でどんどん下がっていき、7MHzくらいで0dBとなります。
(最大利得と周波数特性はオペアンプの種類によって異なるが、この”傾向”はすべてのオペアンプについて言える)

[図6.1-43]を見てください。
例えば80dB(60...続きを読む

Qボルテージフォロワの役割がよく分かりません。

ボルテージフォロワは、電流が流れることで寄生抵抗によって電圧値が低下しないようにするために、回路の入力段及び出力段に入れるものであると思いますが、
これを入れるのと入れないのでは具体的にどのような違いが表れるのでしょうか?

オペアンプを使った回路では通常、電流は流れないはずですので、このようなものは必要ないように思うのですが、どのような場合に必要になるのでしょうか?

Aベストアンサー

#1のものです。

ちょっと説明がうまくなかったようです。
ボルテージフォロワを使用するのは、次の段の入力インピーダンスが小さく電流がある程度流れる場合に、信号を元の電圧をそのまま受け渡す際に使用します。
とくに信号源の出力インピーダンスが大きいときは信号源に流れる電流を減らすため、受ける側の入力インピーダンスを大きくする必要があります。
反転増幅回路を用いると、入力インピーダンスを大きくすることができません。(反転増幅回路の入力インピーダンスは信号源と反転入力端子の間の抵抗にほぼ等しい。この抵抗の大きさはさほど大きくできない。)
非反転増幅回路を用いると、入力インピーダンスを大きくすることができます(非反転増幅回路の入力インピーダンスは非反転入力と反転入力のピン間インピーダンスにほぼ等しく、かなり大きな値になる。)が、増幅率が1よりも大きくなってしまいます。
これを元の信号のレベルに下げるために抵抗で分圧してしまうと、分圧に使用した抵抗分出力インピーダンスが増えてしまいます。これでは何のためにオペアンプを入れて電流の影響を減らしたの意味がなくなってしまいます。
元の電圧のまま、次の段に受け渡すにはボルテージフォロワがよいということになります。


次に、#1の補足に対して。
>反転増幅回路と非反転増幅回路は単に反転するかしないかの違いだと思っていたのですが、
>それ以外に特性が異なるのですか?
これは、上でも述べていますが、反転増幅回路と非反転増幅回路は、増幅回路の入力インピーダンスが異なります。
信号源の出力インピーダンスが大きく、電流が流れると電圧が変化してしまような用途では入力インピーダンスを高くできる非反転増幅が有利です。

>・出力インピーダンスとは出力端子とグラウンド間のインピーダンスだと思っていたのですが、それでいくと分圧するということは
>出力インピーダンスを下げることになるのではないのでしょうか?
違います。出力インピーダンスとは信号を発生させている元と入力先との間のインピーダンスを意味します。
出力インピーダンスは信号源から流れる電流による電圧降下の大きさを決定付けます。
オペアンプを使った回路での出力インピーダンスは、理想的な状態ですはゼロになります。
分圧用の抵抗を入れてしまうと、分圧に使用した抵抗のうち信号源と入力先に入っている抵抗分が出力インピーダンスとして寄与していしまいます。

>・それと非反転増幅回路の出力を抵抗などで分圧することで増幅率を1以上にするデメリットを教えて下さい。
これは、何かの勘違いですね。
非反転増幅回路で増幅率を1よりも大きくしたいのなら分圧などする必要はありません。
非反転増幅で増幅率を1以下にしたい場合は、何らかの方法で信号を減衰させる必要があります。ここで分圧を使うのはあまり好ましいことではないということです。

#1のものです。

ちょっと説明がうまくなかったようです。
ボルテージフォロワを使用するのは、次の段の入力インピーダンスが小さく電流がある程度流れる場合に、信号を元の電圧をそのまま受け渡す際に使用します。
とくに信号源の出力インピーダンスが大きいときは信号源に流れる電流を減らすため、受ける側の入力インピーダンスを大きくする必要があります。
反転増幅回路を用いると、入力インピーダンスを大きくすることができません。(反転増幅回路の入力インピーダンスは信号源と反転入力端子の間の抵抗...続きを読む

Qヒステリシス効果の表れる原因

 ヒステリシス効果について勉強しています。
 ヒステリシス効果の現れる原因についていろいろ調べると、「ループ利得が1より大きいから。またループ利得が1より大きいほどヒステリシス効果の値は大きい」とありました。
 しかしよく考えると、フィードバック(ループのことでしょうか?)をかけるだけで立ち上がりと立ち下がりの電圧に相違が生じるというのは少々疑問に思います。
 いったいなぜループを組むだけでヒステリシス効果が表れるのでしょうか?(それともヒステリシス効果にループは関係ないのでしょうか?)
 よろしくお願いします。

Aベストアンサー

A3です。
ご自分で問題点をもっと絞り込んでほしいと思い、補足要求を入れたのですが、今迄ご返事が
ないところをみると、お腹立ちになってしまわれたのでしょうか?(-_-;)

ご回答を入れます。
(ご返事がないので、肝心の箇所はわたしの「推測」によります。あしからず・・・))

「ループ利得が1より大きい」は「発振条件」です。
シュミットを形成するのに、「発振」は要件のひとつですが、すべてではありません。
(そういう意味では「ヒステリシスに関係ない」と言ってよいかとも思います)

発振回路→+(比較電圧の設定)→コンパレータ回路→+(動作点の移動)→シュミット回路

電源電圧5Vで動作する差動増幅回路を想定します。(0-5V)
入力マイナス側(反転側)に2.5Vをかけておきます。
この状態でプラス側(非反転側)の入力を徐々に上げて行きます。
2.5Vを僅かに上回った瞬間に出力は一気に増大し、上限まで振り切ります。(発振)
入力を徐々に下げていったとき、僅かでも2.5Vを切れば、一気に0Vに突入します。
「コンパレータ」の完成です。(この時点では未だヒステリシスはありません)

閉ループ利得の大きさは、(アンプ自身の速度と相まって)応答速度に関係するでしょう。
しかし、「1以上」であれば、遅かれ早かれコンパレータ動作をすることに違いはありません。

次にフィードバックループに10kΩ、信号源と入力の間に1kΩを入れた回路を考えます。
この場合入力を上げて行ったときは、2.75Vを越えた時点で出力は飽和します。(5V)
逆に下げてきたときは、2.25Vで出力は0Vになります。
(ヒステリシスができました。「シュミット回路」の完成です)

フィードバックループに10kΩ、入力の前に10kΩを入れた回路では、入力が5Vを越えた時点で、
出力は飽和します。
下げてきたときは、0V以下になったところで0Vになります。
上の場合はヒステリシスが0.5Vです。下の場合は5Vです。

このようにヒステリシスの深さは「外部要因」で決まります。
(勿論、この定数の中には、アンプの出力インピーダンス、信号源の出力インピーダンスを
含めて考えなければなりませんが・・・)

以上、ご質問にある「ヒステリシス効果の値は大きい」は、「ヒステリシスの深さ
(差電圧の大きさ)」と勝手に解釈してご説明しました。
シュミット回路にはこの他に応答速度の問題もあります。
わたしの解釈が違っておりましたら、ご遠慮なく補足欄へ書き込みなさってください。

蛇足ですが・・・
「入力電圧に出力電圧が加算されて・・・」は、発振(正帰還)の説明です。
ヒステリシス動作の説明とは無関係です。
もっと問題の本質を見つめる必要があるかと思います。

A3です。
ご自分で問題点をもっと絞り込んでほしいと思い、補足要求を入れたのですが、今迄ご返事が
ないところをみると、お腹立ちになってしまわれたのでしょうか?(-_-;)

ご回答を入れます。
(ご返事がないので、肝心の箇所はわたしの「推測」によります。あしからず・・・))

「ループ利得が1より大きい」は「発振条件」です。
シュミットを形成するのに、「発振」は要件のひとつですが、すべてではありません。
(そういう意味では「ヒステリシスに関係ない」と言ってよいかとも思います)

...続きを読む

Q3D_CADのサーフェスモデルとソリッドモデルの違い

これから3D_CADを学ぼうと思っている者です。

私が知っている限りの知識では、
3D_CADには「サーフェスモデル」と「ソリッドモデル」があり、
サーフェスモデルは、3次元物体を面の集合として認識する。
これに対し、
ソリッドモデルは、3次元物体を面ではなく固体として認識する。
ということです。
3D_CADはさまざまな分野で使われていますが、ソリッドモデルの方がより多く使われていると聞いています。

そこで、
(1)3D_CADを応用する(分析など)にあたり両者の面認識と固体認識では何が違ってくるのか?
(2)ソリッドモデルの長所・利点
を教えてください。

私が3D_CADについて無知で大変申し訳ないのですが、よろしくお願いします。

Aベストアンサー

境界のみを定義するサーフェスモデルでは物体の定義 としてあいまいさが残るのに対してソリッドモデルでは完全に定義できるためコンピュータでさまざまな自動処理ができます。たとえば切ったり貼ったりといっ た大きな変形操作が容易になり,また体積計算,干渉チェックといったことも実行できます。

ソリッドモデルはサーフェースモデルに比べて計算時間がかかるのですが最近のコンピュータの性能の向上によりソリッドモデルが使われることが多くなりました。

>(2)ソリッドモデルの長所・利点

面の集まりで形状を表現するサーフェスモデルとは違い、形状の中と外とを幾何学的に表現することができます。このことによりソリッドモデルであれば、どんな形状をしていてもその体積を求めることが可能となりますので、形状の重量や重心の計算、あるいは立体どうしの合体や切断(ブーリアン演算といいます)が可能となり、実際の材料を加工するような感覚で設計を進めることができるのが特徴です。

Qハイパスフイルタが微分回路になるのはなぜ?

機械工学科出身のものです。電子回路について一冊本を
読んで基礎を勉強したのですが、いまいちピンときません。

電気回路に詳しくような人間でも理解できる説明が
あったらお願いできませんか?もう何冊か電子回路の本を
勉強するつもりですが・・・

よろしくお願いします。

Aベストアンサー

回路の意味の考え方
機械系と電気系の相対性があります。電気回路の現象は2次の微分方程式で記述できますが、この微分方程式の係数になる抵抗、キャパシタンス(コンデンサ)、インダクタンス(コイル)を機械系の微分方程式に置き換えて考察するものです。

ローパスフィルタは機械であれば配管内の圧力の変動周期の短期変動成分検出して除去させる機能です。除去する部分はハイパスフィルターになっていて、本管に生じた圧力変動を検出してダンパー回路に導いて減衰させています。フィルタの特性は配管径(圧損)とサージサプレッサ(サージタンクやダンパー)の容量で決まることになります。

電気回路は並列回路の場合は電圧方程式で考え、直列回路の場合は電流方程式で考えるため、LとCの意味が変わります。

電圧方程式の場合、
Ri+L di/dt+ 1/Cx(iの時間積分)=0
電流方程式の場合
e/R + C de/dt + 1/L x(eの時間積分)=0
で表現されます。

微分回路は回路に直列のコンデンサか回路と並列に入れたコイルになります。
または回路に直列のコイルか、回路に並列のコンデンサになります。
微分回路=変化を検出する回路です。上記のL di/dtまたはC de/dt の部分がこれにあたります。微分回路に信号(電流または電圧)を減衰させるRを加えるとフィルタになります

変化を検出して変化した信号成分は抵抗で減衰させてしまうというのがローパスフィルタ(高周波領域阻止)の基本的な発想です。
変化を検出した信号以外を減衰させるとハイパスフィルタ(低域減衰)となります。

勉強の仕方
フィルタは奥が深く、電気系でも回路の定数をすぐに思い浮かべることができる人は少ないと思います。これは車のサスペンションの最適設計と同レベルです。
サスペンションにはダンパー、コイル、ばね下重量のつなぎ方といった定石があるのと同じく、フィルターにもチェビシェフとか基本回路が存在します。
また電子回路シミュレータにはこれらの回路の特性を模擬実験させる機能がありますので理解に役立ちます(フリーソフトもあります)
実務で行う場合、基本回路の知識を増やし、フィルタに要求される仕様をはっきりとさせ、シミュレータで当たりをつけ、実際の部品で実験してオシロやFFTアナライザで観測して実際と理論の違いを確かめるといった手順になります。

最近ではFFTのように演算によってフィルタを実現することで回路を使わないことも流行しています。(ワンチップICで実現しているものもある)でも意図しないノイズや回り込みの除去には外部フィルタは有効であり続けるので回路方程式からのアプローチは今後もなくならないと思います

回路の意味の考え方
機械系と電気系の相対性があります。電気回路の現象は2次の微分方程式で記述できますが、この微分方程式の係数になる抵抗、キャパシタンス(コンデンサ)、インダクタンス(コイル)を機械系の微分方程式に置き換えて考察するものです。

ローパスフィルタは機械であれば配管内の圧力の変動周期の短期変動成分検出して除去させる機能です。除去する部分はハイパスフィルターになっていて、本管に生じた圧力変動を検出してダンパー回路に導いて減衰させています。フィルタの特性は配管径(...続きを読む

Qエクセルで片対数グラフを作る

エクセルで片対数グラフを作る方法を詳しく教えてください。お願いします。

Aベストアンサー

グラフの数値軸のところで右クリックして
軸の書式設定(O)→目盛(タブ名)

対数目盛を表示する(L)
にチェックを入れてください。

Q論理回路:SR-FFとJK-FFの違い。

SR-FFとJK-FFの違いについてよく分からないのですが、入力がともに「1」の場合に、SR-FFは動作しない(?)のに対して、JK-FFはトグルする、ということでしょうか?

よろしくお願いします。

Aベストアンサー

SRの場合は動作が不定(定まっていない≠動作しない)なのに対し、JKではトグルします。

動作としては以上の違いですが、真理値表にすると出力Qによって変わりますのでパターンが増えます。

QオペアンプのGB積

オペアンプの周波数特性にてGB積を求めたいのですが、求め方がよくわかりません。
GB積=電圧利得A(倍率)×周波数f(Hz)
で求めたのですが、それぞれがばらばらの値で、一定になりません。
色々調べるとGBは一定の値をとる。となっています。

良く分かりません。よろしくお願いします。

Aベストアンサー

「×GEIN」→「○GAIN」でスペルミスです.寝ぼけていてゴメン.
お詫びに図で説明を;
図はオーディオ用のuPC4570の電圧利得対周波数特性です.
http://www.necel.com/nesdis/image/G10528JJ8V0DS00.pdf
赤線は電圧利得 Av=80dB(1万倍)のときで周波数 f≒1.3kHzとなり,GB積≒1.3*10^07.
青線は電圧利得 Av=40dB(100倍)のときで周波数 f≒120kHzとなり,GB積≒1.2*10^07.
黒線は電圧利得 Av=0dB(1倍)のときで周波数 f≒7MHzとなり,GB積≒7*10^06.
Av=0dBの周波数ゼロクロス周波数と呼び,データシートに記載があります.

とゆうように,適当な電圧利得を選び,そこから水平に線を引いて電圧利得対周波数特性との交点を求め,その時の周波数と電圧利得を掛ければGB積が算出できます.


人気Q&Aランキング

おすすめ情報