ついに夏本番!さぁ、家族でキャンプに行くぞ! >>

トランジスタを用いた2入力のOR回路と3入力のNAND回路を図示していただけませんか?

A 回答 (1件)

    • good
    • 0

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人が検索しているワード

このQ&Aと関連する良く見られている質問

Qトランジスター2SC3355が不良で取り替えるのにどう言うトランジスタ

トランジスター2SC3355が不良で取り替えるのにどう言うトランジスターを使えば良いのでしようか。教えて下さい

Aベストアンサー

トランジスタ互換表によれば2SC3355は2SC5230,2SC2671(F)と互換となっております。
規格表は2006/2007版なので参考までに。

Qトランジスタを用いた平滑回路を用いた時の特徴と動作原理について

大学のレポートで困っています。自分でいろいろ調べてはみましたが、わかりません。教えてください。お願いします。

Aベストアンサー

低電圧の回路で使うという趣旨から見ると、No.4のanisolさんのお答えが正解のようですね。私も大変勉強になりました。
リップルフィルターの実際の回路がありました。参考URLの図47の右上で+10Vにつながっている部分がそれらしいです。

参考URL:http://www3.ocn.ne.jp/~sugai/pll/pll6.htm

Qトランジスタのスイッチ作用に関して

トランジスタのスイッチ作用について教えてください
PNPトランジスタではベース-エミッタ間にわずかな電流を流すとコレクタ-エミッタ間に大きな電流がながれる。
B-E間に電流を流すことでC-E間の抵抗が小さくなり大きな電流が流れ、いわゆるスイッチの作用で用いられていると思うんですが、NPNトランジスタではどうなるんですか?

Aベストアンサー

先述者の説明を言い換えます

+電源ラインを上側に -側を下側に固定しエミッタ接地で考えますと 絵を書いて見るとよろしいです

NPNトランジスタの場合 
エミッタを-側に コレクタから負荷(抵抗とかリレーとか)を通して+電源ラインに接続します
ベースに電流を流してやりますとコレクタ-エミッタ間は抵抗が低くなりますのでこの間の電圧はゼロに近くなり負荷に全電圧が掛かる事となります
+電源ライン→負荷→コレクタ→エミッタ→-電源ラインと流れます

PNPトランジスタの場合
エミッタを+側に コレクタから負荷を通して-電源ラインに接続します
この場合はベースから電流を引き出してやる事となります
+電源ラインからエミッタ→コレクタ→負荷→-電源ラインと流れます

+-完全対称となります この対称性を利用しますと真空管では真似の出来ない色々な回路的工夫が可能となるのです C-MOSもその一つでFET素子で作りますがPNP&NPNトランジスタをペアとしたような物です。

QNANDを2つ使用したSRフリップフロップ回路の動作原理

NANDを2つ使用したSRフリップフロップ回路の動作原理を教えてください。
真理値表での動作は理解しているのですが、もっと詳しい動作原理を知りたいです。
プルダウンを使って、スイッチを入れると、NANDの入力に”0”が入力される設定です。

Aベストアンサー

>式などを使わず言葉による説明が出来ないので困っています。

この手の回路は式ではわかりにくいでしょうね。

>「なぜ動作が保持されるのか」が不明なんです・・・

何故って言われると辛いのですが、まずは状態遷移表を書いてください。
で、状態遷移表って何だ。ですが二つのNANDのそれぞれの入力の結果の
それぞれの出力を時系列的に並べてください。
S/R=1/1からS/R=0/1ふたたびS/R=1/1
こんどはS/R=1/0またS/R=1/1というふうに

ちょっと肝心なのは、ゲートの入力の結果は直前の
入力に依存すると言うことでしょうか。
ゲートの入力の結果が出力に遅延無しで現れるなら
フリップフロップは成立しないですね。

しかし純粋論理ではなくて因果律が時系列の上に成り立っている
現実では成立するのですね。

Qトランジスタの回路記号の矢印

トランジスタの回路記号の矢印は何を表しているのですか?
バイポーラトランジスタの場合はP型半導体→N型半導体の方向に矢印が出ているのかと思いましたが
MOSーFETではN→Pになっています。

こじつけの覚え方みたいなものでもいいので、なにか思いついた方がいれば教えて下さい。

Aベストアンサー

>バイポーラトランジスタの場合はP型半導体→N型半導体の方向に矢印が出ているのかと思いましたが
>MOSーFETではN→Pになっています。

回答>>バイポーラはそれで合ってます。

 FETはMOS-FETではなくジャンクションFETですね。MOSはドレイン-ソース間がN型半導体かP型半導体でゲートは酸化膜で絶縁されてて半導体は使用されてません。
 ジャンクションFETではドレイン-ソースがN型の場合(Nチャンネル)はゲートがP型になり矢印はゲートのP型からソースのN型の方向になります。
ドレインーソースがP型(Pチャンネル)の場合はソースのP型からゲートのN型の方向の矢印になります。

Qトランジスタの出力をロジック回路へ入力したい

みなさまこんばんわです。よろしくお願い申し上げます。

さて、現在私は、VDD=+5VのCMOSロジック回路を設計しています。

で、その論理の条件の入力として、別の回路からの出力を利用したいのです。GNDが共通なので、そのまま入力できそうなのですが、その出力はH=+3V、L=0Vなんです。

入力先は4001UBですが、まあスレッショルド電圧的に、+3VもあればHだと認識してくれたんですけど、ちょっと気持ち悪いので(閾値付近で発振したら大変なことになるし、これ以上ICを追加できないので、シュミットトリガ付きのゲートも使えない)、トランジスタによるスイッチングでレベルを合わせようと思ったのです。で、考えたのが、添付画像の図1です。

ゲートが余ってないので、インバーターも追加できないため、正負が逆転してもらったら困るんです。本来は、エミッタを接地し、コレクタ→VDD間にRを入れるんですけど、それだと、Rがプルアップ抵抗になり、正負逆転してしまうので、これを避けた結果です。

ところが、これだと、出力は、Hレベルでも1.8Vくらいしかなく、NOR入力は、Hと判断してくれません。

そこで考えたのが図2。PNPを使ってみましたが、やはりこれも、正論理にするためにイレギュラーな感じになってます。これもHレベルの電圧は、2.8Vくらいしかなく、じゃあそのまま入力しろよ!ってな感じになってしまいました。。。

ゲートが余ってないので負論理にできない、ICを追加する基板スペースがない、Inputに並列にもう1個トランジスタを追加してLEDをドライブする必要がある、Inputの+3Vはあまり電流を流せないなどの条件があり、このようになってますが、どうも納得がいきません。。。原理的には、図1だと、ベースに電圧がかかると、コレクタからエミッタに電流が流れるので、スイッチングとしてNPNを使う場合、VDDとエミッタの間に抵抗値はなくなってVDDと同じ値になるはずとか思ってたんですけど。。。。

同じ回路で、フォトカプラを使う場面も出てきます。ここも全く同じ正論理の動作を求められるので、ここで解決をしておきたいんです。何とかシュミットトリガなしのゲートに安定してHレベルを入力できるくらいにまでレベルをVDDに合わせたいんです。

どうすればいいでしょうか。ご教授いただければ幸いです。よろしくお願い申し上げます。

みなさまこんばんわです。よろしくお願い申し上げます。

さて、現在私は、VDD=+5VのCMOSロジック回路を設計しています。

で、その論理の条件の入力として、別の回路からの出力を利用したいのです。GNDが共通なので、そのまま入力できそうなのですが、その出力はH=+3V、L=0Vなんです。

入力先は4001UBですが、まあスレッショルド電圧的に、+3VもあればHだと認識してくれたんですけど、ちょっと気持ち悪いので(閾値付近で発振したら大変なことになるし、これ以上ICを追加できないので、シュミットトリ...続きを読む

Aベストアンサー

0~3.3Vの論理レベルを、論理反転せずに、トランジスタひとつ追加
くらいで、0~5V論理レベルに変換したい、ということですね。

だったら添付の図の回路でできます。

この回路の動作原理は:
入力が"H"のとき、トランジスタのベース電圧がR2とR3で分圧されて
2.5Vになっているので、入力の3.3Vより低く、トランジスタはOFFです。
OFFということは出力はR1でプルアップされた5Vが出ます。

入力が"L"のとき、トランジスタにはベース電流が流れ、コレクタ
電流も流れます。コレクタ電流が約0.32mAを超えるとコレクタ電圧が
エミッタ電圧に接近し、十分なVCEが得られなくなるので、電流増幅
率が落ちて、エミッタから見たトランジスタの内部抵抗が急増します。
そうすると、信号源の"L"の力でエミッタ電圧はほぼ0Vにまで落ちます。
信号源にとってみると、負荷はR1の10kΩとR2,R3の100kΩだけです。
この程度の負荷(プルアップ)は十分駆動できるはずですので、
エミッタ電圧が0Vで、トランジスタはONですからコレクタ電圧も0V
つまり"L"です。

信号のスピードが速いときは抵抗値を低めにしたり、R2,R3交点に
パスコンが必要かもしれません。

最近はワンゲートなどいう名称で1個入りのゲートICなどが売られて
いるのでトランジスタと抵抗で組むより小さくできるかもしれません。
そちらの方向も考慮された方が良いと思います。

0~3.3Vの論理レベルを、論理反転せずに、トランジスタひとつ追加
くらいで、0~5V論理レベルに変換したい、ということですね。

だったら添付の図の回路でできます。

この回路の動作原理は:
入力が"H"のとき、トランジスタのベース電圧がR2とR3で分圧されて
2.5Vになっているので、入力の3.3Vより低く、トランジスタはOFFです。
OFFということは出力はR1でプルアップされた5Vが出ます。

入力が"L"のとき、トランジスタにはベース電流が流れ、コレクタ
電流も流れます。コレクタ電流が約0.32mAを超...続きを読む

Qトランジスタの原理

トランジスターの原理で教えてください。
パワー系などのトランジスターは裏面がドレインで
たとえばNchの場合、Nchの下にP-があり
ゲートONでP-がNになり、サブのNからこのNを通ってソースのNへ流れると思いますが、同時によく
図などではもう1つp-の中に、さらにp+が入っている図を見ます。こちらもソースになるのでしょうか?こちらにコンタクトしても流れるのでしょうか?

Aベストアンサー

この動作をするのは、FETすなわち電界効果トランジスタですね。
(バイポーラ)トランジスタとは構造も動作も違うのでユニポーラ(トランジスタ)またはFET(Field Effect Transistor電界効果トランジスタ)と呼びます。

Q論理回路の負論理が理解できない

論理回路の負論理がなかなか理解できません。
「H」なら 「0」
「L] なら 「1」
ということは分かるんですけど。

論理回路の「Not」の記号は出力部分に丸がありますよね?
これは負論理を表すのですか?
例えば、私の考えはこうです。
この「Not」に「H」を入力すると、出力は「L」になります。
入力は正論理だから「H」は「1」を表します。
出力は負論理だから「L」は「1」を表します。
入力が「1」で出力が「1」??
となってしまうわけです。
「NAND」や「NOR」も同様です。

そもそも実際の回路上で負論理と正論理がどのように使われるのかあやふやな感じです。
実際の回路は「H」と「L」の世界なわけで、そこに「0」や「1」が何時出てくるのかなと...

長文でごめんなさい。
どなたか私の疑問を解消してください。

Aベストアンサー

電圧が高い方がHで低い方がLですね。
1と0は論理の「真」と「偽」ですから、
 正論理の場合は、Hなら1でLなら0
 負論理の場合は、Hなら0でHなら1
ということです。

例えば、RESETという信号を持っているICがあるとしましょう。
リセットの状態が論理的に真(1)です。
この信号がHの時にICがリセット状態になるのならこの信号は正論理の信号です。
逆にLの時にICがリセットされればこの信号は負論理の信号です。
回路図でICのこのピンの信号は負論理ですよ~と明示したいときに○がついてます。

普通に回路を見るときは正論理・負論理を気にすることはないと思います。すべて正論理で考えて○=NOTでもあまり不都合はないのでは?

Qトランジスタで電源スイッチをつくりたい。

学生研究でトランジスタで、電源のスイッチを構成したいのですが、私の考える以下の構成で良いかアドバイスをお願いします。ちなみにベース抵抗の値もどうすればよいかわかっていません。。別の案も含め、ご教授お願いします。
いざ試験をしようと思うとトランジスタが火を噴かないか心配で前に進めません。

前提
500Vで駆動するブラックボックスの回路があります。ブラックボックスは、+15V電源で2A電流を引っ張ります。

+15電源とブラックボックス回路の間にトランジスタNPNを入れます。コレクタと+15Vを,エミッタとブラックボックス回路の入力を,ベースにベース抵抗を介して+5V電源を接続します。ブラックボックスのリターンと+15V,+5V電源のGNDを接続します。
トランジスタのhfeは、Minimam 70、Vce(sat)は、Max 0.5V

Aベストアンサー

基本的に回路が間違っています。

1.+15電源とブラックボックス回路の間にトランジスタNPNを入れます。
2.ベースにベース抵抗を介して+5V電源を接続します。
 ↑この時点でNPN Trは動作できません。
*TrのB-E間電圧+15V+0.6V以上を印加しなければ動作できません。
 もし+15Vから供給してもB-E間電圧0.6Vで14.4V-Vce以下の出力電圧となり実用になりません。
 実際には12.5Vから13Vの出力電圧となります。
 どうしても、トランジスタNPNを使いたいなら17V以上の別電圧が必要です。
3.トランジスタNPNのベース電流は「hfeは、Minimam 70」の値から2から3倍の電流を流してTrのC-E間の電圧降下を飽和領域の手前まで駆動します。
*Vce(sat)は、Max 0.5Vはベース駆動電流を多く流しオーバードライブ状態です。

修正の回路例
1.NPNのTrの代わりにPNPのTrを使用します。これでベース電圧が+15Vより低くても良いことになります。
2.+5VでSW動作させるにはベース電流をSWするNPNのTrを追加の必要があります。
*+5V印加で電源を供給するには追加のTrに電源用TrのSW動作させる必要があります。

回路例
  Tr2(PNP)
+15V─────E  C ──>BLACK BOX 14.5V
   └─R3──B

        R2

        C
+5V ─ R1 ─ B
        E
  Tr2(NPN)

1)R2は(15V-0.6V-0.2V)/hfe/2A x 2倍 で求める
0.6VはTr2のVb-e、0.2VはTr1のVce、x2倍はTr2のVce(sat)を下げるため
2)R1はTr2の電流制限抵抗(上記と同様コレクター電流/hfeと5V-0.6Vとx2倍・・・)
3)R3Tr2のIcboとTr1のカット用バイアス抵抗 約4.7KΩ程度

*Trで組むなら上記で検討してください。

基本的に回路が間違っています。

1.+15電源とブラックボックス回路の間にトランジスタNPNを入れます。
2.ベースにベース抵抗を介して+5V電源を接続します。
 ↑この時点でNPN Trは動作できません。
*TrのB-E間電圧+15V+0.6V以上を印加しなければ動作できません。
 もし+15Vから供給してもB-E間電圧0.6Vで14.4V-Vce以下の出力電圧となり実用になりません。
 実際には12.5Vから13Vの出力電圧となります。
 どうしても、トランジスタNPNを使いたいなら17V以上の別電圧が必要です。
3.トランジス...続きを読む

Q論理回路とはどんな回路ですか?

次の論理式を簡略化した論理回路を作成してください。
また、枠内に論理図を記してください。

こういう質問を突き付けられています。ググると出てくる論理回路は論理図です。ここで言う論理回路とはどういう物なんでしょうか。

Aベストアンサー

問題となる式も図もないので、解答がどうなるかはわかりませんが・・・
おたずねの論理回路とは、情報処理の問題や電気のデジタル回路のICの問題ですね。
考え方を説明すれば・・・・ある入力に対して、特定の出力処理をさせたいときに、使うICをいくつかの組み合わせで配線するのに、出題されたままでやるのではなく、いかに簡単にして、少ないICで、回路をつくるということです。
この簡単にするということが、できるところに論理という言葉が当てはめられると考えています。
ご質問の意図と違っていたら、すみません。


人気Q&Aランキング

おすすめ情報