まったくの超初心者です。こんな質問をするのは、とても恥ずかしいのですが、お答えください。
 ASIC・HDL・VHDL・FPGA・ASSPなどの言葉の意味がまったくわかりません。
 何から調べればいいのかもわかりません。
 まったくわからない人でもこの言葉の意味を理解できる本やHPなどありましたら、教えてください。
 よろしくお願いいたします。

このQ&Aに関連する最新のQ&A

A 回答 (4件)

アスキー デジタル用語辞典も結構使えると思いますよ。



参考URL:http://www.ascii.co.jp/ghelp/
    • good
    • 0
この回答へのお礼

活用させていただきました。ありがとうございました。

お礼日時:2001/06/21 10:00

ここら辺、IC設計用語ですよね。

よくソフト関係の用語集を
探している人がいますけれど。
とりあえず見つけた簡単な用語集です。
ここに無いものについてはinoue64さんの答えで良いと思います。
残りは
HDL = Hardware Description Language のはずです。

参考URL:http://www.din.or.jp/~yagiyagi/HTML/KNOWLEDGE/yo …
    • good
    • 0
この回答へのお礼

早速のお答えありがとうございました。
活用させていただきます。また、新たな質問がありましたら、ご協力お願いいたします。

お礼日時:2001/06/21 09:58

e-Wordsの検索結果です。


ASIC http://www.e-words.ne.jp/view.asp?ID=91
HDL なし
VHDL なし
FPGA http://www.e-words.ne.jp/view.asp?ID=391
ASSP http://www.e-words.ne.jp/view.asp?ID=1892 のカッコの中

参考URL:http://www.e-words.ne.jp/
    • good
    • 0
この回答へのお礼

 いろいろと教えていただきましてありがとうございました。
 また、新たな質問が生まれましたらよろしくお願いいたします。

お礼日時:2001/06/21 09:59

まず略語については略語辞典(参考URL)などいかがでしょう。



参考URL:http://www1.nisiq.net/~cpulot/Dic.htm
    • good
    • 0
この回答へのお礼

早速の回答ありがとうございました。

お礼日時:2001/06/21 10:00

このQ&Aに関連する人気のQ&A

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aと関連する良く見られている質問

QASICとASSPの違い

半導体のカスタム品としてASIC(Application Specific Intergrated Circuit)とASSP(Application Specific Standard Product)とが有りますが、その違いは主にどこにあるのでしょうか?
ASICはフルカスタムで通常客がデザインしてNECや富士通、東芝などはネットリスト受けをしますがASSPはどのようなものなのでしょうか?
宜しくお願いいたします。

Aベストアンサー

ASICは特注品ですね。
完全特注と半特注があります。

ASSPはあくまでも特定用途限定の標準品です。

ASIC:
http://e-words.jp/w/ASIC.html
ASSP:
http://www.cqpub.co.jp/term/assp.htm

QVHDLの記述で、わからない記述があり困っています

VHDLの勉強を始めて数日になるのですが、ある参考書に載っている記述が理解できませんので、質問させていただきました。
「基本クロックに同期してleをトグルする」という説明の後に、下記の様な
記述がありました(信号名などはオリジナルとは変えてます)。
一番不明なのは、”latch”信号です。
2~5行めを簡単に説明すると、”clk”の立ち上がりで、in1とlatchが
0であった場合、leが反転し、latchが1になるということだと思いますが、
いまいち理解が出来ません。
6、7行目をみてもさっぱりで、in1とlatchが1だったら
latchが1になる。
これは、いったい何を意味しているのでしょうか。
ブロック図的なものでもあればわかりやすいのかもしれませんが、
そのあたりの説明は一切載ってませんので、どう考えてよいのかがわ
からないのです。
はじめは、T型フリップフロップのイメージかと思ったのですが、
どうも違うようです。
このlatch信号の意味をどなたかわかる方がいらっしゃいましたら
ご教授願いたいのですが、よろしくお願いします。

   process (clk)
    if clk'event and clk = '1' then
      if in1 = '0' and latch ='0' then
       le <= not le;
       latch <='1';
      elsif in1 = '1' and latch = '1' then
       latch <= '0';
      elsif in1 = '0' and latch = '1' then
       latch <= '1';
      end if;
    end process;

VHDLの勉強を始めて数日になるのですが、ある参考書に載っている記述が理解できませんので、質問させていただきました。
「基本クロックに同期してleをトグルする」という説明の後に、下記の様な
記述がありました(信号名などはオリジナルとは変えてます)。
一番不明なのは、”latch”信号です。
2~5行めを簡単に説明すると、”clk”の立ち上がりで、in1とlatchが
0であった場合、leが反転し、latchが1になるということだと思いますが、
いまいち理解が出来ません。
6、7行目をみてもさっぱりで、...続きを読む

Aベストアンサー

手元にコンパイラもシミュレータも無いので、自信は
有りませんが回答してみます。
ついでに、私はVerlog 派 なのですが…

初期値 in1 = 0,latch = 0 と、します。

if in1 = '0' and latch ='0' then を、状態A
elsif in1 = '1' and latch = '1' then を、状態B
elsif in1 = '0' and latch = '1' then を、状態C

と、します。

初期値より、先ず状態A になります。
この時、leの出力は反転、latch は 1 に変化します。
ここで in1 = 0 latch = 1 になるので、状態は C に遷移します。

状態C では、latch = 1になるので、
in1 = 0 latch = 1 なので、状態は C のままです。

状態C の時に、in1 = 1 になると、状態はBに遷移し latch = 0に
なります。
in1 = 1 latch = 0 となります。
この状態を定義する条件が有りませんので、仮に状態X と定義
します。
恐らく、状態X の時は 出力が不変になると思います。

状態X の時、in1 = 0 になると、latch = 0を受け継ぎ、状態Aに
遷移します。

以降、先頭に戻る。

この回路は全体として、in1 = 0 をきっかけとする、ワンショット
トリガ回路で、in1 を入力する度に、leを反転、保持を行っている
のでは無いでしょうか?
これは、状態A から 状態Cに遷移中 の時、latch が 0から1 に変化
するまで、入力 in1 が …1,0,1,0… と変化しても、le の出力状態を
保証しているのだと思います。

従って、latch は 出力le の状態を保持する為の信号 なのでは
ないでしょうか?


余談ですが、begin と end ifが足りない様な気がするのですが、
大丈夫でしょうか?

更に余談ですが、if文 を使う時は、必ず else を明記し、
不明な状態を無くした方が良いと思います。

if、elseif の条件に当てはまらない状態が発生した場合、
必ず、出力保持とは限りません。
コンパイラやターゲットLSI に寄っては出力が変わって来る事が
あります。
中には、出力が不定になるものも有ります。

同じ理由から、switch case には default を明示する事を
お勧めします。

手元にコンパイラもシミュレータも無いので、自信は
有りませんが回答してみます。
ついでに、私はVerlog 派 なのですが…

初期値 in1 = 0,latch = 0 と、します。

if in1 = '0' and latch ='0' then を、状態A
elsif in1 = '1' and latch = '1' then を、状態B
elsif in1 = '0' and latch = '1' then を、状態C

と、します。

初期値より、先ず状態A になります。
この時、leの出力は反転、latch は 1 に変化します。
ここで in1 = 0 latch = 1 になるので、状態は C に遷移します。

状態C で...続きを読む

QVHDLについて教えてください

VHDLついてお教えください。

今、VHDLの勉強しているのですがsignal文とvariable文の違いが良く分かりません。
以下の記述で(1)の結果なぜこのようになるのか分かりません。
ご存知の方、ご教授願います。


例(1)
process(A, B, C, D)
begin
D < = A;
X < = B + D;
D < = C;
Y < = B + D;
end process;

結果
X < = B + C;
Y < = B + C;

例(2)
process(A, B, C)
variable D : std_logic_vector( 3 downto 0 );
begin
D := A;
X < = B + D;
D := C;
Y < = B + D;
end process;

結果
X < = B + A;
Y < = B + C;

Aベストアンサー

前者は同時処理文なので全ての文は並列に動作します。
(イメージとしては回路上の配線。)
このとき、同じ信号への代入は後で代入した方が優先されます。
DにAとCを同時に代入するわけにはいきませんからね。


VHDL(プロセス文とタイミング)
http://laputa.cs.shinshu-u.ac.jp/~yizawa/VHDL/process.htm

QCPLDとFPGAの規模とは?

CPLDで聞いたことですが、『XC9572の72はマクロセルを意味していて、およそ72bitのカウンターが入る容量を意味している』と聞いたことがあります。
現在、CPLDを主にカウンターとして使用しているので一つの目安にしています。
FPGAでは、どのように記述されているのでしょうか?よく何万ゲートとか論理素子数とかの記述があるのですが、XC9572の72に相当する記述はどこになるのでしょうか?
CPLDとFPGAの住み分け方がわかりません。
よく小規模なもはCPLD、大規模なものはFPGAとありますが、そもそも規模をどのように比較したらよいのでしょうか?それに大は小を兼ねるでCPLDでできることはFPGAで代用がきくのでしょうか?
どなたかわかる方がいたらお教えください。

Aベストアンサー

趣味でしかCPLD/FPGAを触っていない者ですが、CPLDはフラッシュ等で書き込んだ回路が不揮発な物、FPGAはRAMで毎回書き込まないといけない回路という大雑把な分け方をしてましたが、最近はFPGAも不揮発のがありますのでそれも相応しくなくなってきましたね。
メーカーにより違いますが、論理セルの数がやはり基本となっているのとセルの入出力が端子が多いのがCPLD、FPGAは1つセルがシンプルであるという特徴があると思います。同じ回路をHDL記述してもFPGAの方がセルを多く消費する傾向が有りますから。
参考:トランジスタ技術の記事↓
http://www.cqpub.co.jp/hanbai/books/37/37101/37101_1.pdf

>FPGAでは、どのように記述されているのでしょうか?よく何万ゲートとか論理素子数とかの記述があるのですが、XC9572の72に相当する記述はどこになるのでしょうか?

メーカーにより違いますがザイリンクスだとCLBと呼んでいるようです。
http://japan.xilinx.com/company/gettingstarted/index.htm
下記のSpartan-3Aで「CLB Flip-Flops」と書かれているのがそれです。
http://japan.xilinx.com/publications/prod_mktg/SP3A_Ext_Family_psm_table.pdf?KeepThis=true&TB_iframe=true&height=800&width=600
アルテラだとロジックエレメント(LE)でしょうか。アルテラのはIOのエレメントも含んでいる気もしますが。
http://www.altera.co.jp/products/devices/cyclone3/overview/cy3-overview.html

以上、参考になれば幸いです。

趣味でしかCPLD/FPGAを触っていない者ですが、CPLDはフラッシュ等で書き込んだ回路が不揮発な物、FPGAはRAMで毎回書き込まないといけない回路という大雑把な分け方をしてましたが、最近はFPGAも不揮発のがありますのでそれも相応しくなくなってきましたね。
メーカーにより違いますが、論理セルの数がやはり基本となっているのとセルの入出力が端子が多いのがCPLD、FPGAは1つセルがシンプルであるという特徴があると思います。同じ回路をHDL記述してもFPGAの方がセルを多く消費する傾向が有りますから。
参考:...続きを読む

QVHDLの記述についての質問です

現在、VHDLの勉強をしていて
xilinxのサンプルソースを見たりしているのですが
その中にto_unsigned(x,7)という記述がありました。
to_unsigned(x,7)はどういった関数なのでしょうか?

ご存じの方がいましたらご教授願います。

また、to_integer()という関数がありますが、
conv_integer()との違いはあるのでしょうか?

こちらの方も宜しくお願い致します。

Aベストアンサー

to_integer(a,b)とは、integerであるaをlength=bのunsingedに置換する関数です。
たとえばto_integer(128,8)とある場合には、integerの128を8bitのunsignedに変換する、という意味です。

conv_integerとto_integerは基本的には同一です。
使用するライブラリによって使い分けが必要です。
Synopsysのstd_logic_arithで定義されているのがconv_integer,IEEEのnumeric_stdで定義されているのがto_integerになります。
使用するライブラリ宣言によって使い分ける必要がある、という訳ですね。面倒ですが。

以上、ご参考まで。


このカテゴリの人気Q&Aランキング

おすすめ情報