ハードウェア記述言語について

電子回路について勉強中の者です。
VHDL,Verilogについて教えて頂きたいのですが、
回路設計をする際、大規模なものはVHDL等使用し、回路を作成するのですか？また、その際はCADは使用しないで済むのですか？
回路設計していく上で、どういう流れになるかが知りたいのですが、
CADを使用する場合、VHDL等を使用していく場合があるようなので、
そのへんを知りたいです。
最後に、VHDL等を使用するのはデジタル回路の場合であって、
アナログ回路の場合、CADを使用して設計していくのかも
併せて教えて頂ければ幸いです。以上宜しくお願い致します。

No.1 回答者： rabbit_cat 回答日時： 2007/06/16 20:16

えーとCADていうのは、ＬＳＩのレイアウト用CADってことでいいですかね。

あと、ここで言ってる回路設計ていうのは、ASICの設計（マスクまで）と思えばいいですかね。

RTL（VHDL,verilog等）を全面的に用いる設計で、マスクデータができるまでの流れは、
１． ＬＳＩ全体のフロアプランを決定
２． RTLで機能を記述
３． 論理合成ツールを用いて、標準セルライブラリを用いたネットリストを作成
　http://ja.wikipedia.org/wiki/%E8%AB%96%E7%90%86% …
４． 配置配線ツールを用いて、ネットリストをタイミング制約を満たすようにしながらブロック（「マクロ」と呼ぶことが多い）毎にレイアウトする。
５． 最後（or最初）に、マクロ間配線、電源、ガードリング、パッドとの配線をする。（これも配置配線ツール）
て感じです。

このうち、１～３までをフロントエンド、４以降（検証を含む）をバックエンドっていうことが多いです。

レイアウトを扱う配置配線ツールは、いわゆるレイアウトCADの機能もほぼ持っていますが、まあ、基本的には、自動的にできたレイアウト結果を確認する、ぐらいの感じで、あんまり人手で線を引張ったりすることはないです。

アナログ回路は、（とくに高周波回路は）自動配置配線ではうまくいかないので、人手でレイアウト（CADを使う）ってことになります。
この場合、人手でアナログ回路をレイアウトしてひとかたまりのブロックにして、上の５のブロック間配線の工程で自動配置配線のブロックと接続する、ってことが多いですです。

この回答へのお礼

早速の回答、有難うございます。
なんとなくイメージはつきました。
ただ、私の知識不足で、rabbit_catさんの回答内容に、
イメージがつきにくい点がいくつかありました。
したがって、自分なりに再度調べてみて、
もう少し知識をつけてから、また質問をさせて頂くかと思います。
丁寧な回答、本当に有難うございました。

お礼日時：2007/06/16 21:24