バイポーラトランジスタに関する質問

バイポーラトランジスタにはnpnとpnpがあるわけですが、
手元にある集積回路の本には
pnpトランジスタは回路構成上、非常に有用な素子であるが、npnトランジスタ主体としたIC構造では、pnpトランジスタはアイソレーションの構造が複雑になるので、作りにくい難点がある。
と書かれているのですが、これについて教えて下さい。

・これはnpnとpnpが混ぜるのが難しいという意味であって、pnpだけの回路を作れば、何の問題もなく作れるということでよろしいのでしょうか？

・上記の難点を克服するためにラテラル型やサブストレート型のpnpトランジスタが使われるようなのですが、ではnpn型にラテラル型やサブストレート型がないのはなぜなのでしょうか？

No.1 ベストアンサー 回答者： inara1 回答日時： 2009/02/28 17:09

＞pnpだけの回路を作れば、何の問題もなく作れる

その通りです。[1] の図２の左側のNPNトランジスタのNとpが逆になるような構造を作ればPNPだけの回路が作れます。

NPNトランジスタを作る工程をそのまま利用してPNP構造を作る場合、PNPは [1] の右側のようなラテラル構造にします。その場合、NPNのコレクタ（Nと書かれたところ）を作る条件でPNPのベースをつくり、NPNのベース（pと書かれたところ）を作る条件でPNPのコレクタとエミッタを作ることになります。特性を良くするために、不純物濃度は　エミッタ > ベース > コレクタ　とするのが普通ですが、NPN側でこうなるように作ると、ラテラルPNPの不純物濃度は　コレクタ = エミッタ > ベース　となってしまいます。また、ラテラルPNPのベース幅は、コレクタとエミッタの間のＮと書かれた部分の横幅になりますが、フォトリソグラフィーの精度上、ここをあまり狭くすることができません。そのため、この方法で作られたPNPトランジスタの性能はNPNより劣ります（[1] の表２）。

＞npn型にラテラル型やサブストレート型がないのはなぜ
公開特許公報には、n型基板にp型ウェルを作ってそこにラテラルNPNを作る構造が出ています（実際の製品で使われているかどうかは分かりません）。ラテラルNPNと縦型（バーティカル）PNPの組み合わせなら周波数特性の揃ったものが作りやすいでしょうが、全体の特性が明らかに悪くなるので、そういう構造をわざわざ作ることはないのではないでしょうか？電子よりも正孔の移動度が大きいので、同じ構造でトランジスタを作ったとき、PNPのほうが性能が劣るという理由で、主要部分はNPNで構成するのが主流だったからかもしれません。工程数は増えますが、NPNとPNPを別々に作れば、PNP側も特性の良い縦型構造とすることは可能です [2]。SOI基板を使った縦型PNPプロセス [3] もあります。

[1]　NPNとラテラルPNPの構造　http://www.cqpub.co.jp/dwm/contents/0002/dwm0002 …
[2]　縦型PNP構造（図５）　http://www.sony.co.jp/Products/SC-HP/cx_pal/vol4 …
[3]　VIP50プロセス　http://techon.nikkeibp.co.jp/article/NEWS/200509 …
　　　（VIP50の説明ページ）のURLは消滅しています

この回答へのお礼

ご回答ありがとうございます。

まとめさせて頂くと

・バーティカルPNPとバーティカルNPNを組み合わせた方が性能は高いけど、これらを組み合わせるのはコスト的に見合わないので、一般的にはラテラルPNPとバーティカルNPNを組み合わせる。

・ラテラルNPNとバーティカルPNPの組み合わせを用いないのは、
キャリアとして電子よりもホールが多く用いた方が移動度が大きく性能を上げられるため。

ということでよろしいでしょうか？

お礼日時：2009/02/28 18:38

No.3 回答者： inara1 回答日時： 2009/03/01 21:30

ANo.1 に間違いがありました。

【誤】　電子よりも正孔の移動度が大きいので
【正】　正孔よりも電子の移動度が大きいので

No.2 回答者： inara1 回答日時： 2009/03/01 09:29

＞バーティカルPNPとバーティカルNPNを組み合わせた方が性能は高いけどこれらを組み合わせるのはコスト的に見合わないので、一般的にはラテラルPNPとバーティカルNPNを組み合わせる

コスト的に見合わないというのはかなり昔の話だと思います。SOI基板を使って素子分離したバイポーラICは今ではかなり安価になりました。高速動作やコンプリメンタリ構成（特性が揃ったNPNとPNPを組み合わせる回路）が必要な用途ではバーティカルPNPとバーティカルNPNの組み合わせ、高速動作が不要な場合や汎用品ではラテラルPNPとバーティカルNPNの組み合わせになるかと思います。

＞ラテラルNPNとバーティカルPNPの組み合わせを用いないのは、キャリアとして電子よりもホールが多く用いた方が移動度が大きく性能を上げられるため
ラテラルNPNとバーティカルPNPの組み合わせが用いられない決定的な理由は正直分かりません。手元にあるバイポーラ集積回路の書籍 [4] にはラテラルPNPやサブストレートPNPの特徴が詳しく書かれていますが、ラテラルNPNとバーティカルPNPの組み合わせは出ていません。バイポーラ集積回路は最初、個別のトランジスタチップを並べて配線で複雑な回路を構成するハイブリッド構成でした（個別のトランジスタであれば比較的性能の良いPNPが作れます）。最初のモノリシック集積回路（１つの半導体基板上に回路を作り込むタイプ）は、全てバーティカルNPNを使ったもので、その後PNPが付加されたという歴史的な経緯のため、NPNを横型で作るという発想がなかったのかもしれません。バーティカルPNPを中心とした半導体プロセスはそれまでとは全く違うものになりますし、ラテラルNPNとバーティカルPNPの組み合わせでは全体の特性が悪くなるので、製造コストをかけて性能の悪いものをわざわざ作ることはしなかったのではないでしょうか。

手元にある集積回路の本とはコロナ社の「集積回路工学（１）」ですか？こちらの手元の書籍を探していたら同じ文言がその本にありました。

[4]　超LSIのためのアナログ集積回路設計技術（上）　http://bookweb.kinokuniya.co.jp/htm/4563067245.h …