11.2896MHzを2逓倍したい

ルビジウム発信器の出力を低ジッタで2逓倍して、DACのマスタークロックとしたいと思います。
現状では、74AC86と74AC04のゲートの多段による遅延を利用した（アナログ的？）回路を用いております。
スマートにデューティー比も50:50が得られる回路がありましたらご紹介頂けませんでしょうか。

No.4 回答者： takkey-T 回答日時： 2009/08/11 19:38

アナログ回路では２逓倍は共振回路で受けて(ステップ波形を正弦波に変換して)全波整流することで２逓倍します。

この場合、前段のデューティが多少ずれても共振回路で直流成分が抜けるのできれいな２倍が出ます。
遅延を使うより安定だと思いますよ。コイル使うので実装がでかくなりますが。

No.3 回答者： rabbit_cat 回答日時： 2009/08/06 23:15

＞４逓倍して２分周する

もしよかたっらどうやるのか教えていただけないでしょうか。
４逓倍クロックを遅延を用いて作る限り、たとえ４逓倍して２分周してもデューティー比５０％を得ることはできないと思うのですが、どこか単純な考え落としがあるのでしょうか。

９０度位相がずれたクロックをつくる、もう一つ有名なやり方として、
入力クロックと、それを遅延回路に通したもの、とで、和と差を計算するというのがあります。
遅延回路は、だいたい９０度の時間になっているようにしておきますが、この遅延時間が多少９０度からずれても、和と差との間の位相差はぴったり９０度になります。

No.2 回答者： takkey-T 回答日時： 2009/08/06 12:56

４逓倍して２分周するんじゃだめでしょうか？

間違いなくデューティー比５０％になりますけど

No.1 回答者： rabbit_cat 回答日時： 2009/08/06 00:59

真面目にデューティー５０％が欲しいなら、

・ＰＬＬ（位相同期ループ）を作る
あるいは、
・９０度位相シフタ（ポリフェーズフィルタ）で、きちんと９０度位相をずらしたクロックを作って、０度相と９０度とのＥＯＲを取る、
とかになるでしょうか。
位相シフタですが、単純にいえば、
同じ信号を、RCローパスフィルタと、CRハイパスフィルタに通してやれば、２つのフィルタの出力信号の位相差は、周波数によらず常に９０度になります。
１１ＭＨｚくらいなら、ディスクリートで作ってもそれなりに動くものができるような気がします。

この回答へのお礼

超速なご回答ありがとうございます！
当方、工学系ではないので、「ポリフェーズフィルタ」等をまずwebで勉強してまいります。
改めてご報告いたします。

お礼日時：2009/08/06 14:50