論理回路 遅延はどこにあるの

NOT 素子などで遅延することについて、

入力がまだきていないときのその先の素子の、出力はどのようになりますか？
遅延はどのように、起きますか？

No.4 回答者： isoworld 回答日時： 2022/12/10 21:04

これだけの量をあなたのために書いているわけですから、怒っているはずもなく、もっと勉強と実践を重ねなさい、という奨励をしている（お尻を叩いている）だけです。

この回答へのお礼

はい、ごめんなさい。ありがとうございます。ごめんなさい。

お礼日時：2022/12/10 21:48

No.3 回答者： hiro2017 回答日時： 2022/12/10 21:03

論理回路の場合必ずHかLに設定します、プルアップ抵抗がそれです。

まれにハイインピーダンス状態に（3ステート）なるのがあります。
信号が入って出力されるまでの時間を遅延としています、基本的に
どの素子もLかHしかありません。
先の素子の状態は入力の状態（LかH)を追いかければ分かるでしょう。
皆さんそうしていますがFFのときは迷うときがあります。

この回答へのお礼

ありがとうございます。

お礼日時：2022/12/10 21:47

No.2 回答者： isoworld 回答日時： 2022/12/10 19:57

いま自分が関心を持っている論理ＩＣの「規格表」をまず見ることです。

規格表を読み取れる力がないと、自分で答えを見つけられません。

遅延については、ｔpLH と ｔpHL の遅延時間をレビューすることです。５nsとか１０ns（これは例です）などと記載がありますから、その論理ＩＣに入力があってそれに対応する出力が出るまでに、それだけ時間遅れが発生するってこと。

いまの状態よりももっと深い知識と実践経験がないと、自分が抱いた問題に対する答えは自分では見つけられません。

紙の上で理屈ばかりの勉強するよりも、観測・実験（＝実践）でいろいろな問題に遭遇して答えを自分で苦労して見つける努力をするほうが、おそらく１０倍は早く様々な理解が進むと思いますよ。
観測・実験（＝実践）すると、机上では出て来なかった現実の問題が次々と出て来るからです。

この回答へのお礼

ありがとうございます。はい、ごめんなさい。そのとおりと思いました。でも、どうしてすこし怒りますか?

お礼日時：2022/12/10 20:00

No.1 ベストアンサー 回答者： isoworld 回答日時： 2022/12/10 18:40

どんな論理ＩＣでも、内部での信号伝播には時間がかかり、それによって遅延が発生します。

新しい入力が入って出力にその結果が届くまでは、出力は前のままの入力に対する出力が残っています。

この回答へのお礼

ありがとうございます。どうしたら、紙の上で、観測、実験によらずに遅延を予測できますか？私の教科書に、out of nowhere なように、遅延が考慮されています。

お礼日時：2022/12/10 19:33