コア数と集積度について

Question

一般的に、corei5はコア数が２で、i7はコア数が4です。
しかし、物理的に外から見えるCPUの大きさは同じです。
ということは、i7は1コアあたりの集積度2倍になっているのでしょうか？

サーバCPUとは異なりますが、こちらの方が詳しい方がいらっしゃると思い質問させていただきました。

ご回答をよろしくお願いいたします。

SPROCKETER · Accepted Answer

歩留まりの関係で同じダイを使って生産されているＣＰＵでも名前が違う場合があるそうです。使用可能なコア数が２個か、４個の違いで名前が違うだけで、蓋を開けて調べてみると、同じＣＰＵだったという場合があるわけです。

同じＣＰＵなのに、使用可能なキャッシュ容量を意図的に制限しているものをCeleronと呼んでいますし、中身は同じなのに使用制限の関係で違う名前のＣＰＵという例があります。

Corei7とCorei5の場合も、どこまでが違うのかと言えば、一概に言えません。なぜ、機能制限をして性能を落としたＣＰＵを売るのかという疑問があるでしょうが、価格競争が激しい半導体業界では、不良品を無くすのが至上命題で、４コア中１コアが欠陥品であっても、２コア使えれば市場に出せるわけで、それで売り上げが伸びれば良いという判断に立っているわけです。

同じく、キャッシュ容量を多くすると高くしか売れないＣＰＵを、わざとキャッシュ容量が半分以下しか使えないように傷を付けて性能を落とし、廉価版として販売しているわけです。

半導体製品は、こういう方法で製品を売らないと市場で生き残っていけないのです。

参考URL：http://ja.wikipedia.org/wiki/%E6%AD%A9%E7%95%99%E3%81%BE%E3%82%8A

Tacosan · Answer

「3次元」といっても, 今はまだ「横になってるトランジスタを縦にする」くらいだと思いますよ＞#7. 「プレーナ」とか「トライゲート」とかで調べてみるといいかも.

実際の「3次元」だとダイ同士を積み上げるという話はあるものの, 実際にはなかなか難しいようです. もちろん単純に積み上げるだけなら難しくないんですが, ボンディングの寄生容量が影響してうまく動かないらしいです. かといってビアでダイをぶちぬく (TSV) と位置合わせが難しい (しコストもかかる) わけでして.

ちなみに本題に関しては「『1コアあたりの集積度』は変わらない」というのが正しいでしょうねぇ. 「コア」ですから. チップそのものは普通の状態では見えません... というのも既に回答にありますね.

Microstar · Answer

No.4回答者です。

No.6の回答を読んだ時、今はそこまで進んているのかびっくりしました。私がやっていた頃は平面での設計でした。その頃はチップを重ねていけばいいねと思った程度で、どういう風に実現していくのかという生産技術はまだできていなかったのです。

そちらの質問文を読む限りでは集積度は上げられないが、機能単位を階層化していけばボードに搭載できる部品数が少なくなります。それが有効であれば、将来はＣＰＵ、チップセットを１チップ化にできる可能性があります。
また、メモリも大容量化もＲＡＩＤ１化もしやすくなります。

パターン設計は経験から言うと、限られたスペースでどう設計していくのかの戦いなんですよ。
もし設計ミスが見つかるとその修正がものすごく大変でしたよ。

Tasuke22 · Answer

最近は必要部品数が増える一方で集積度はそれほど上がらないために、2次元設計が3次元設計になってきていると聞きます。
つまり平屋だったのが2階建て、3階建てとなっていくのですね。

Gotthold · Answer

集積度は同じですのでコアの数が増えるとCPUダイの面積は大きくなります。
例えばこの図とかがわかりやすいかと。
http://pc.watch.impress.co.jp/img/pcw/docs/516/811/html/04.jpg.html

> しかし、物理的に外から見えるCPUの大きさは同じです。
あなた見ているのはダイではなくパッケージでしょう。
パッケージの大きさはソケットインタフェースに合わせる必要がありますから
同じソケットを使う以上はパッケージの大きさは同じになります。

【参考】
パッケージ (電子部品) - Wikipedia
http://ja.wikipedia.org/wiki/%E3%83%91%E3%83%83%E3%82%B1%E3%83%BC%E3%82%B8_%28%E9%9B%BB%E5%AD%90%E9%83%A8%E5%93%81%29

Microstar · Answer

一時期大手電機メーカーで４ビットマイコンのパターン設計を担当した者です。

ＣＰＵに限らず、ＬＳＩの生産は、１枚のウェーハから極力正常なチップをできるだけ多く生産できるように、チップサイズを小さくしたり、歩留まりを上げたり、シュリンク率を上げたり、します。
Ｃｏｒｅｉシリーズの場合も例外ではありません。

私がやっていた頃はインテル８０８５が盛んだったころなので、その経験から推測して回答します。

集積度が２倍になることは、全くあり得ません。
生産ラインに集積度の違うＬＳＩを生産することは絶対ありません。というのは、集積度に合わせた装置を使っているからです。
おそらく、他の回答のように、ＣＰＵの後工程でコア単位でテストプログラム（テスト用隠しコマンドがある）で動作チェックして、１チップに使えるコアを確認すると同時に振り分けて、さらに前工程と同じように配線でつなぐようにしているのです。そこまで考えてパターン設計をしているのですから。

TooManyBugs · Answer

外形のサイズはほとんどピンの数で決まってしまいますのでどちらも同じになります。

コア(ICチップ)のサイズは同時期の製品であればほぼ倍になっていますので集積度は同じです。

Wr5 · Answer

>しかし、物理的に外から見えるCPUの大きさは同じです。

ソケットサイズなどの物理的サイズの規格があるのですから当然かと。
ちなみに、外から見えるのはヒートスプレッダなどで覆われているモノになります。
単純なICにしても、パッケージの都合で大きくなるものもありますし。
# 74シリーズのICとか。
DIPパッケージと表面実装用では物理的サイズが異なりますが、中身の回路部分は同一ものになります。

んで…corei5の場合…
http://www.kodawarisan.com/k2010_01/archives/2010/01/intel_a_core_i7.html
こんな感じですかね。
中のキラキラしている感じの部分がコア(と周辺回路)になります。
ここの大きさが変わってもヒートスプレッダの大きさは変わらないことになります。
# 「core ヒートスプレッダ 剥がし」辺りで画像検索するといくつか見つかります。
# 古いCPUだとヒートスプレッダなどの保護がないものがありましたので「コア欠け」で画像検索すると出てくるでしょう。

>ということは、i7は1コアあたりの集積度2倍になっているのでしょうか？

インテルがどうは判りませんが…
AMDだと全て多コアで製造して、動作チェックで不具合のあるコアを未使用にして製品とする。
ということもあります。
製造ラインでは全て4コアで製造し1コア部分に不具合があった場合は3コア製品として、2コア部分に不具合があったら2コア製品として。
3コア部分の場合は不良品として廃棄でしょうな。共通に使用する部分だった場合も。

コア数と集積度について

歩留まりの関係で同じダイを使って生産されているＣＰＵでも名前が違う場合があるそうです。

「3次元」といっても, 今はまだ「横になってるトランジスタを縦にする」くらいだと思いますよ＞#7. 「プレーナ」とか「トライゲート」とかで調べてみるといいかも.

No.4回答者です。

最近は必要部品数が増える一方で集積度はそれほど上がらないために、2次元設計が3次元設計になってきていると聞きます。

集積度は同じですのでコアの数が増えるとCPUダイの面積は大きくなります。

一時期大手電機メーカーで４ビットマイコンのパターン設計を担当した者です。

外形のサイズはほとんどピンの数で決まってしまいますのでどちらも同じになります。

>しかし、物理的に外から見えるCPUの大きさは同じです。

似たような質問が見つかりました

関連するカテゴリからQ&Aを探す

デイリーランキングこのカテゴリの人気デイリーQ&Aランキング

マンスリーランキングこのカテゴリの人気マンスリーQ&Aランキング

　歩留まりの関係で同じダイを使って生産されているＣＰＵでも名前が違う場合があるそうです。