Verilog記述について質問です。

Verilog HDL記述を始めたばかりの初心者です。
初歩的な質問だとは思いますが、どうかご回答よろしくお願いします。

(1)always文によるイベントの数に制限はあるのでしょうか？
(2)シミュレーションをした後、波形が網目状（？）になっているときはシミュレーションが上手くいってないということなのでしょうか？

抽象的な質問で申し訳ないですが、どうかよろしくお願いします。

No.1 ベストアンサー 回答者： JYUZA 回答日時： 2009/01/15 09:37

質問の捉え方が難しいですが・・・

（1）基本的にはないです。デバイスの容量以内であればいいかと思います。
（2）シミュレータにもよるかもしれませんが一般的には結果として不定値が出ていると思われます。シミュレーションがうまくいかないというよりはそう動いてしまう回路になっているということです。

この回答への補足

ご回答ありがとうございます。
もう１つ質問してもよろしいでしょうか？

まだFPGAボードを使う所までいってないのですが、一応適当にデバイスを指定して波形のシミュレーションしています。その指定したデバイスの容量が不足しているせいで正しく動作しないということはあるのでしょうか？？

補足日時：2009/01/15 15:10

No.2 回答者： JYUZA 回答日時： 2009/01/16 09:31

＃1です。

>一応適当にデバイスを指定して波形のシミュレーションしています。
>その指定したデバイスの容量が不足しているせいで正しく動作しないということはあるのでしょうか？？

ほとんどないと思います。その場合、例えばalteraならコンパイル時にエラーもしくはワーニングになる可能性が強いです。その辺の内容を見直せば分かるかと思います。
あまりにも技術的に古いデバイスを指定した場合はディレイ等が間に合わずに誤動作する可能性はあります。使用率とかにもよりますが。せめてシリーズ名だけでも合わせた方が良いでしょう。

この回答へのお礼

丁寧にご回答ありがとうございました。

今のところ波形のシミュレーション結果だけ見れればいいので、デバイスは気にしてなかったのですが…もしかしたら指定したデバイスが悪いのかもしれませんね。
デバイスに関しては全く無知なので、いろいろ検討していきたいと思います。
本当にありがとうございました。

お礼日時：2009/01/17 02:59