VHDLでできること

現在、私はプログラミング言語のVHDLを勉強していますが、この言語でどのようなことができるのかあまりはっきりしません。そこで、VHDLを使用してできることをどんな些細なことでもいいので教えていただけないでしょうか。あとVHDLの将来性のようなこともご存じの方がいらっしゃいましたら教えてください。よろしくお願いします。

No.8 回答者： leyi 回答日時： 2005/04/29 16:22

>VHDLを用いて計算機やCPUを作製することは可能でしょうか

元々その為の言語です。

>どのような使われ方になるのでしょうか。

1.EDAツール/テキストエディタを使って、回路の論理をVHDLで記述する。(RTL)
2.同様にテストベンチ/スティミュラス(テストパタン)を作成する。
3.シミュレーション→デバッグを繰り返し、納得のいく回路に仕上げる。
4.論理合成(DesignCompiler等)でネットリストに変換。
形式検証でRTLとネットリストの一致が取れているか確認。
5.ネットリストから、レイアウトツールでLSI用のマスクパタンを作成。
6.拡散,組み立ての工程を経てLSIの出来上がり。
7.LSIテスタでLSIを検査。合格したものを出荷。

少量なら4.でFPGA用に合成してFPGAを使うのが今風。

No.7 回答者： noname#7407 回答日時： 2004/08/22 11:39

VHDLはよく使われていますがディジタル回路の

すべてが記述できるために複雑な文法になって
いると思います。

プログラムならプログラムを書いたらすぐにパソコン
で実行できますが、VHDLで書いたディジタル回路はそうもいきません。

シミュレーションをしないと、動きそうなのか、どうなのかが分かりません、テストベンチを使うのですが、これを書くのが大変で小規模のディジタル回路以外なら手書きは不可能じゃないかと思うくらいです。

テストベンチを生成するプログラムと言うのもあるらしいですが安い値段では、ないようです。

FPGAやCPLDなどでは同期式で回路を駆動することが前提になっているようです。

同期式の論理設計に対応したフリーの開発環境があります。

独自の言語形式をとっていますが、ソースの書きっぱなしで作って見ないと動くかどうか分からないディジタル回路のイメージを払拭するためにシミュレーションを含んで自在に論理設計できるようになっています。

言語形式は独自ですがVHDLやVerilogのソースやテストベンチを出力するのでFPGAやCPLDの論理設計に十分に
使えるものです。

VHDLがC++とすればBASICくらいに簡単に論理設計ができるようになっています。

論理設計自体は、どの言語を使っていても共通する
原理原則がある訳ですから、まずはフリーの簡単な
設計環境で試してみるのも良いのではないでしょう
か。

74シリーズの主用な品種を使った設計サンプルも
紹介されています。

No.6 回答者： xyzzy55 回答日時： 2003/09/20 01:15

VHDLの将来性についてですが、今、主流はソフトからハードへと移行しています。

今までは、ソフトウェア（つまり、CPUによる演算）が主流でしたが、ソフトウェアでさせていた事をVHDLのようなハードウェア記述言語とFPGAを用いて容易に実装できるようになっています。なので、VHDLには十分な将来性はあると思います。ただ、システムCやスペックCのようなハードウェア記述言語もあります。システムCやスペックCの方がどちらかと言うとよりソフトに近い記述でハードウェアを作る事ができると思われます。

No.5 回答者： noname#3775 回答日時： 2003/05/27 23:01

VHDLは文字通りハードウェア・記述言語です。

普通は、ハードの設計用に使う言語と思われます。
大規模のPLD(FPGAと呼ばれます)などに使われています。
AISCにはVerilog、PLDはVHDLを使用するのが好きな人が多い様に思います。
(ベンダーのツール、ライブラリの関係もあるとおもいますが）
PLDなどでは、Xilinx、アルテラ社のシェアは高いよと思います。
他、ACTEL、lattice、Cypress、Quiclogic 等々の半導体メーカから
PLDなどが出ています。参考は、Xilinx社のサイトです。

参考URL：http://www.xilinx.co.jp/

No.4 回答者： noname#3227 回答日時： 2003/02/19 23:00

VHDLは論理設計をするための言語です、プログラム言語は論理的な手順を積み重ねて目的を解決しますが、VHDLはハードウェア記述言語(HDL)と言われるものに属しており、論理的な構造を作って目的を解決するものです。

どちらも論理設計の範疇にありますが、手法が異なっています。

しかし、記述形式はHDLとプログラム言語で似ているところもあります、最近ではハードウェア設計とプログラム設計を共通の言語で行おうという試みもあります。

VHDLは複雑な仕様をもっているそうですが、全部が必要と言う分けでもでもなく、新しい考え方も登場しているので、VHDLに限らずひとつの言語に固執しない柔軟な考え方が望まれると思います。

VHDLを勉強されているのに、なにができるのか、ハッキリしないとのことですが。
いくつかのディジタル回路の設計にVHDLを使ってみれば、その体験から自然に理解できると思います。

計算機やCPUは論理設計することでディジタル回路に実現することができます、今では大きな論理をCPLDなどのデバイスに実装可能になっています。

その場合には、あなたの設計したVHDLのソースをCPLDメーカのツールで処理して実装するIC用のデータを作ります。

そのデータをICに書き込むと、あなた仕様のICが完成します。

大きな論理設計も比較的簡単にできる状況になってきていますが、設計どうりに完成しているかを確認することは、複雑な論理になるほど困難な状況になってきています。

論理設計の方法については言語設計がもてはやされていますが、問題山積であり、プロの現場でも体力勝負で解決しているのが「ホントだろ」と邪推しています。

論理設計の本質を十分に習得して、CPLDをいくつか完成させて実践を積めばVHDLも、その次に出てくるものも同じことだと思います。

No.3 回答者： hamuzo 回答日時： 2001/09/09 16:14

>VHDLを用いて計算機やCPUを作製することは可能でしょうか。

VHDLでCPUを作るといったことは通常行いません。

VHDLを使ってのASIC(回路)開発は主にCPUの周辺回路として利用したり、ソフトを必要としないハードのみで動作する回路に利用したりします。

また、Cなどのプログラム言語とのVHDLの違いは
並列処理を行うということです。

Cなどでは
aにbをいれてそれを足して・・・っと言ったように順次処理を行っていきますが
VHDLではすべて同時に行われます。
まずはハードの設計の概念がわかっていないとこの辺の
考え方でつまづきます。

No.2 回答者： ranx 回答日時： 2001/09/04 09:48

HDL=Hardware Description Language であって、ICやLSIの開発に

使われる言語ですから、普通のプログラミング言語（CやJavaのような）
を扱うような積りでいると、大きな勘違いをおかすことになります。
将来そうした方面へ進む、あるいは、現在やっているということでしたら
大いに役立つことと思います。

No.1 回答者： hamuzo 回答日時： 2001/09/04 07:57

まずVHDLで何ができるかですが、簡単にいえば

「IC(LSI)のプログラミングができる」ということでしょうか
どんなICかといえばアルテラやザイリンクスが有名です。

たとえばいろんなロジックICを組み合わせさらにタイミング処理を行ったものを１つのICでつくることができます。

現在、ハードウェアの開発において主流の言語です。

この回答への補足

回答ありがとうございます。もうひとつ質問ですが、VHDLを用いて計算機やCPUを作製することは可能でしょうか。もしそれができるのであれば、どのような使われ方になるのでしょうか。よろしくお願いします。

補足日時：2001/09/09 10:09