コンパレータの使い方について教えて下さい。

http://www.analog.com/jp/other/militaryaerospace …

例えば、この素子で
V_LOGICという端子とLATCHという端子がありますが、これはどうやって使えば良いのでしょうか？
恐らく前者は矩形波の電圧を決めるための端子だと思うのですが、
後者の端子の使い方が分かりません。
どなたか教えて下さい。

よろしくお願いいたします。

No.4 ベストアンサー 回答者： KEN_2 回答日時： 2009/07/05 17:16

No.1 です。

回答作成中に No.3 さまの書込みがあった様ですが、
途中まで作成した部分が重複しますが、

>５番端子に電圧をかけていると、LATCH状態にあり、入力端子の電圧にかかわらず、OutputはHigh状態になるわけですよね？

いいえ、
電圧をかけていると；通常動作でコンパレータ結果を出力します。
Lowにすると、High時の結果を保持し、入力信号を変化させても出力は変化しません。
回路のシンボルに○が付いているのは負論理動作で、LOWの時に機能が有効になります。
通常負論理動作と表現します。

>510Ωの抵抗ありでもなしでも、５番端子にかかる電圧は変化しないので制御不能になるのではないのでしょうか？
いいえ、
ロジック回路のHIGHかLOWは、抵抗の値に左右されません。
５番端子にかかる電圧は、5VですのでHIGHで通常動作でコンパレータ動作を出力します。

>510Ωの抵抗器の抵抗値を変えることでラッチアップの時間を制御出来るということなのでしょうか？
抵抗値を変えることはありません。
くどいですが、ロジック回路のHIGHかLOWはオンかオフかの電圧状態で動作が決定します。
「ラッチアップ」は全く別物でICの致命傷の現象です。私はあまり聞きたくありません。

＊申し訳ありませんがデジタル回路の基本で「HIGHかLOW」や「オンかオフ」CMOSかTTL論理レベルなど概念を調べてください。
　

No.3 回答者： takepon256 回答日時： 2009/07/05 16:43

ラッチ動作とは、出力値を保持するモードです。

＞５番端子に電圧をかけていると、LATCH状態にあり、入力端子の電圧にかかわらず、OutputはHigh状態になるわけですよね？

違います。
５番端子がHighだと、結果をそのまま出力します。
５番端子をLowにするとHigh時の結果を保持し、入力信号を変化させても出力は変化しません。

http://wave.iobb.net/doc/digital/8.html

＞510Ωの抵抗器の抵抗値を変えることでラッチアップの時間を制御出来るということなのでしょうか？

「ラッチ」と「ラッチアップ」はまったく別の意味になってしまうのですが・・・。
とりあえず、抵抗の値を変えても端子電圧をHighにしていることに変わりはないので、出力保持動作はせず結果をそのまま出力します。
ラッチ動作（出力保持）させるにはスイッチやロジックIC、トランジスタなどで端子をLowにしてやる必要があります。

No.2 回答者： KEN_2 回答日時： 2009/07/04 11:27

No.1 です。

補足します。英文データシートの６ページ右下と７ページのFIG７．からFIG１１．
に説明と応用回路例がありますので、これで説明します。

>LATCH、PULL UPというのは何のことなのでしょうか？
FIG　の回路のように+5Vに510Ωで接続した状態がプルアップ（PULL UP）といい
ます。制御しなければ、抵抗なしで直接+5Vにプルアップ接続してもかまいません。

>LATCHとLATCHの解除というのはどういうことなのでしょうか？
latch
━━ n., vt. 掛け金［ばね錠］（を掛ける，が掛かる）; 【コンピュータ】（論理回路の）ラッチ. latch on...

◎「LATCH」は出力(OUTPUT)の結果を固定します。入力の変化があっても、「LATCH」
を掛けると出力は前の状態を保持し変化しません。
◎「LATCHの解除」は、入力状態の変化結果で出力を変化させます

◎「LATCH」端子の制御は、
５番端子にCMOSかTTL論理レベルでHIGHかLOWにして制御します。

◎本「LATCH」端子の応用としては、
電源投入直後入力回路や前後の回路が、定常状態になる前に本ICの出力信号が変化
すると装置の動作開始するのが好ましくない場合一定時間（2・3秒）LOWにして
防止します。
＊通常はコントローラとしてマイコンが搭載されていれば制御不要であるので、
　プルアップのまま制御しません。
　

この回答へのお礼

ありがとうございます。

よく分からないのですが、
５番端子に電圧をかけていると、LATCH状態にあり、入力端子の電圧にかかわらず、OutputはHigh状態になるわけですよね？
それでは、置の動作開始するのが好ましくない場合一定時間（2・3秒）LOWにして・・・
というのはどうすれば良いのでしょうか？

510Ωの抵抗ありでもなしでも、５番端子にかかる電圧は変化しないので制御不能になるのではないのでしょうか？
それともこの510Ωの抵抗器の抵抗値を変えることでラッチアップの時間を制御出来るということなのでしょうか？

お礼日時：2009/07/05 16:01

No.1 回答者： KEN_2 回答日時： 2009/07/04 01:38

英文データシートによれば結果のホールドです。

（３ページ）
http://www.analog.com/static/imported-files/data …

>V_LOGICという端子
>恐らく前者は矩形波の電圧を決めるための端子・・・
出力を処理するロジック回路と同じ電源系統に接続します。
＋５V系なら＋５Ｖへ、＋３．３Ｖ系なら＋３．３Ｖの電源です。

>LATCHという端子
通常510ΩでV_LOGICへプルアップしていて、詳しい説明はありませんが、0.8Vで
LATCH、1.6VでLATCHの解除です。

＊特別な処理をしなければ、PULL UPのままでかまわないのではないのでしょうか？
　

この回答へのお礼

回答ありがとうございます。

勉強不足で申し訳ないのですが、

最後の
通常510ΩでV_LOGICへプルアップしていて、詳しい説明はありませんが、0.8Vで
LATCH、1.6VでLATCHの解除です。

＊特別な処理をしなければ、PULL UPのままでかまわないのではないのでしょうか？

のところをもう少し解説して頂けないでしょうか？

LATCH、PULL UPというのは何のことなのでしょうか？
0.8Vで
LATCH、1.6VでLATCHの解除というのは510Ωのところの抵抗器で決めるのだと思うのですが、
LATCHとLATCHの解除というのはどういうことなのでしょうか？

お礼日時：2009/07/04 08:58