MOSFETについて

レポート課題が出て困っています。
MOSFETはVgsとIdは比例しませんが、これを比例させるにはどうしたらよいのでしょうか？
個人的には「MOSFETを使わない」しか思いつかないのですが・・・。
そもそも比例しない素子を無理やり比例させること自体がおかしいと思いますが・・・。
ともかく、何かテクニックがあれば教えてください。よろしくお願いします。

No.3 ベストアンサー 回答者： kabasan 回答日時： 2004/06/26 13:07

>抵抗を入れるだけでこういうことが起こるのですか？

入力電圧はゲート・接地間にかけてますよね。それを替変えていきながら、ゲート・ソース間、ソース抵抗の両端それぞれの電圧を測定して表にしてみてください。
ゲートからは電流は流れませし、ＦＥＴのオン抵抗はソース抵抗より遥かに小さいでしょうから、ｉｄはソース抵抗の両端電圧にほぼ比例します。

厳密には完全な正比例ではないですし、レポートの出題者の意図がわからないので、コレが正解か本当に自信ないんですけどね。

No.4 回答者： Teleskope 回答日時： 2004/06/26 23:47

　

　
>>　MOSFETのVgsとIdを比例させる　<<

　質問は↑こうではないですか？
教科書には「Idの式はもともとVgの3/2乗で、それは近似的に2乗になる」と載ってると思いますが、それは集積度が低かった時代の素子に成り立った近似なんです。
　御存知のようにMOSは 高性能化イコール短チャネル化なのですが、短チャネルでは 高電界のためキャリアの移動速度が変わらなくなって、
　　Id = ｋ(Vgs-Vt)^a
と近似した場合のａが1に近いのです。現実の高速Ｔｒのデーターシートを数多く見て欲しいのですが、Vgs-Id 特性は立ち上がったあとはほぼ直線に近いんです。これはもう基礎知識のひとつです。課題はそれを要求してるのでは？



　（参考までに、もしNo2氏の回路構成がカレントミラーならば、電圧-電流の直線度はNo1氏の単独ソースフォロア(コモンドレイン)回路とほぼ同じです。　課題が、回路構成でリニアリティを改善せよと言ってるのかはっきりしませんが、もしそうなら例えばオペアンプの帰還路に入れれば理想に近くなります。Vtも見かけほぼゼロに。）

No.2 回答者： FOCA 回答日時： 2004/06/26 10:40

ヒントだけ。

2乗特性のMOS FETの性質をうまく逆に利用するのがミソです。
Vgs対Idをプロットしたグラフを2枚用意してこれを上下左右表裏に色々組み合わせてみてください。
2つの素子を組み合わせて非線形な特性を相互に補完させるのです。（殆ど答えを言っちゃったかな？）

No.1 回答者： kabasan 回答日時： 2004/06/25 22:01

レポートネタであれば、ソースと接地の間に抵抗を入れるという落ちではないかと思います。

この回答へのお礼

早速の解答ありがとうございます。
なるほどと思い、テスターを使って実験してみたところ、確かに比例的に数値が変わっていきました。
しかし、抵抗を入れるだけでこういうことが起こるのですか？まだまだ初心者のため、ご教授願えたらありがたいです。

お礼日時：2004/06/26 10:04