CPUアーキテクチャ TLBの階層構造について

現在のCPUアーキテクチャでは、キャッシュメモリだけでなく、TLBも階層化させるのが一般的になりつつありますよね？

キャッシュメモリに関しては、マルチコアプロセッサでは、LLCを各コアに共有させるアーキテクチャが多いかと思いますが、
一方で、TLBを各コアに共有させるアーキテクチャは考えられないのでしょうか。

既にある、あるいは、技術的に難しい点があるので今はない、コスト的にそうなっていないだけで将来的にはそうなるかも、など、詳しい方のご意見をいただければ幸いです。

よろしくお願いいたします。

No.1 ベストアンサー 回答者： rinkun 回答日時： 2016/02/01 21:36

> TLBを各コアに共有させるアーキテクチャ

AMDのCPUがその事例になるのでは?
https://ja.wikipedia.org/wiki/AMD_Phenom

L3 CacheがL2 TLBを兼ねていると聞きますし、L3 Cacheは全コア共通ですからね。

この回答へのお礼

ありがとうございます！

お礼日時：2016/02/08 21:57