dポイントプレゼントキャンペーン実施中!

初めて投稿させていただきます。
回路設計初心者の者です。マイコンも使い慣れておりません…。

現在以下のような回路を設計したく思っています。
ちょっとした案やヒントなどどのようなご意見でも良いので
ご指南お願いします。

1つの双方向のデータバス・アドレスバス上にスレーブとして
H8S/20203を5つ並列接続する構成にしたいのですが、
どのように実現すれば良いでしょうか?
マスタにはFPGAを考えてます。
5つ全てのH8S/20203は、Port3にアドレスバス、PortBにデータバスを
接続する予定です。接続イメージは以下のような感じです。

マスタFPGA
|- スレーブ(1)H8S/20203
|- スレーブ(2)H8S/20203
|- スレーブ(3)H8S/20203
|- スレーブ(4)H8S/20203
∟ スレーブ(5)H8S/20203

FPGAのI/O電源およびH8S/20203電源どちらも3.3Vです。

FPGAはSpartan3E(XC3S250E)を予定してます。
H8S/20203は、R4F20203NFDです。

ちなみにそれぞれのH8S/20203手前にSN74LV245Aを配置して、
それを通した先で5つのスレーブを接続し、FPGAにつなげるという
考え方は間違っていますでしょうか?

宜しくお願いします。

A 回答 (1件)

なんとも回答しにくいのですが、


どう構成してどう使うかが不明だといいも悪いも言えないのです。

FPGA がマスタ、5個のCPUが全てスレーブ、ということですが、
FPGA がメインCPUのイメージ、スレーブCPUはメモリのようなイメージでしょうか?
(マスタからはメモリ読書きのようにスレーブCPUとデータ送受信を行うのでしょうか)

マルチCPUだからといって共用バスを使わなければいけないわけではありません。
マスタとスレーブの通信はシリアルデータだって構いません。
速度の点、シリパラ変換などスレーブCPUの負担との兼ね合いにもよりますが。
もっともシリアルインターフェースも何種類か内蔵してるのでうまく使えばいいんですが。
(マスタはFPGA なので変換回路は好きに作り込めますね)

バス構造だと、バスに繋がるデバイス数が多く信号電流が吸われるので
ドライバの駆動能力が要ったり、手配線なら作業量が多かったりします。

どのようなデータをどう流したいのかがいまいち読めないので、
構成や接続方法が適当なのかどうか、何とも言えません。

>ちなみにそれぞれのH8S/20203手前にSN74LV245Aを配置して、
>それを通した先で5つのスレーブを接続し、FPGAにつなげるという
>考え方は間違っていますでしょうか?
これだけでは明らかな不都合を見出せないので、「間違い」と言えません。
かといって、これだけでは回路が完成しませんから「これで問題ない」とも言えません。
    • good
    • 0

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!