こんにちは、今CPUの比較表を作成しています。そこでPen4の詳しい情報が必要なのですが、どこのホームページを見てもあまり詳しい情報が載っていないような気がします。(Intelのホームページを見たのですがどうもはっきりしません)知りたい情報は、L2キャッシュの動作周波数とインターフェースです。あとトレースキャッシュの意味を教えて下さい。全然CPUの事を知らないのでよろしくお願いします。

このQ&Aに関連する最新のQ&A

A 回答 (3件)

このへんとか。



p7consumer.htm がPentium4 Willametteかな。

参考URL:http://geek.com/procspec/intel/
    • good
    • 0

トレースキャッシュは今までのCPUには無いものなんですか?



レベル1実行トレースキャッシュは、Pen4から採用された新技術です。

Pen4のL2キャッシュの動作周波数もCPUと同期ですよね?インターフェースはどうなるんでしょうか。

バスはPen3と同一で32バイト(256ビット)ですが、Pen3はキャッシュラインも32バイトだったのに対し、
Pen4ではキャッシュラインはその4倍の128バイトに拡張しています。さらにアクセスタイムも2クロック=1アクセスから、1クロック=1アクセスに高速化しています。

とにかく、バス幅は変わらないが
キャッシュライン長とアクセスタイムが向上した
ということです。

まあ、ここまで知っても・・・ね。物知り程度ですよ。
    • good
    • 0
この回答へのお礼

ありがとうございました。さすがに専門家ですね。今まで教えていただいた情報をもとに資料を作ります。でもどこからこういう情報を得てるんですか?すごいの一言です。雑誌とか見てもレベルの低い私には何のことやら・・・って感じなんですけど、頑張ってみます。本当に忙しいなかありがとうございました。もし参考になる雑誌や、ホームページがあったら教えて下さい。

お礼日時:2001/08/31 14:43

L2キャッシュはコアと同速度で動作するフルスピードキャッシュを採用します。

ただ、その質はこれまでと異なり256KBレベル2改良型転送キャッシュと呼ばれます。Pen4ではキャッシュラインを128バイトにアクセスタイムをPen3の1/2にして転送速度を2GHzで64GB?(計算が間違っているかも)の転送速度が出せます。ちなみに、cpコアのPen3が1Gで16GB/sですからPen4はまるでPen3のL1キャッシュ並とも言えます。

トレースキャッシュとは、x86命令デコード後のμopを実行型のトレース単位で保存します。実行トレースとはアドレスの連続性には関係なく、実際に実行されるμopです。
簡単に言えばすでにCPUの処理が楽な形のキャッシュです。(簡単すぎるかな)
もう少し言うと、分岐の順番に配置ができているという感じですかね。実行の順番ごとに配置してこれまでの用にライン単位の保存(ばらばらな保存)とは違って、キャッシュを有効に使えるのが特徴です。

これで良いかどうか分かりませんが、
もし何かあれば、補足要求してください。
できる限りは回答しますが・・・

ちなみに、インターフェースってのは何のこと?
どことどこを結ぶ部分なのか・・・
フロントサイドバスかな?
それとも・・・・

この回答への補足

さっそく教えてくださってありがとうございます。かなり詳しい方なんですね。私のレベルが低すぎて全てを理解できなかったのですが、トレースキャッシュは今までのCPUには無いものなんですか?(Pen4の特徴ですか)それからインターフェースの事なんですが、私も良く分からないんですけど、去年までの比較表によると、Pen(3)の(Coppermine)L2キャッシュのインターフェースは256bit幅と記載されています。ちなみにL2キャッシュの動作周波数はCPUと同期になっています。Pen4のL2キャッシュの動作周波数もCPUと同期ですよね?インターフェースはどうなるんでしょうか。

補足日時:2001/08/31 13:18
    • good
    • 0

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人が検索しているワード


人気Q&Aランキング

おすすめ情報