非同期式11進ダウンカウンタの回路図

非同期式の11進ダウンカウンタをJKFFとデコード回路(NAND)を用いて作りたいのですがどうしてもわかりません、考えろと思うのはごもっともですがどうしても分からず皆様のお力を借りたく投稿しました、どなたか回路図を教えて頂けないでしょうか。

No.1 回答者： LEVELUP100 回答日時： 2017/07/19 18:14

こちらとしてもいきなり回答を提示するだけの力量はないですが。

　まず真理値表を作図してみてはどうだろうか。

　いきなり１１進法だと頭が混乱すると思うので、まず4進から手をつけてみるなど。

＞同期式カウンタ―JKフリップフロップ使用(1)
＞http://home.a00.itscom.net/hatada/dc2/chap13/syn …

No.2 回答者： Tacosan 回答日時： 2017/07/20 00:16

その「デコード回路(NAND)」とやらがどのようなものなのかわからないのですが....

とりあえず, なにをどう考えてどこで困っているのですか?

No.3 回答者： usa3usa 回答日時： 2017/07/23 18:43

２進４桁の１６までカウントできるカウンタを作る

値１０を検出する回路を作り、値１０になったら次のカウントアップのパルスをカウンタのリセット信号とする

これで１１進のカウンタができると思います。

あるいは、
２進４桁の１６までカウントできるカウンタを作る
値１１を検出する回路を作り、値１１になったら次のカウントアップのパルスが来る前にカウンタをリセットする

お好きなほうで回路図を作成されたら良いと思います