プロが教えるわが家の防犯対策術!

普段サクラエディタを使ってプログラミングをしています。

そして私はVerilogという言語を使ってプログラミングをしているのですが、

Verilogは括弧の代わり(括弧もありますが)に 
 begin

 end
が使用されているため、括弧と認識されずに「begin」と「end」が強調されません。

対括弧に「begin」と「end」を追加したいのですが、

設定を追加する(別のエディターでも可)やり方法を知っている方はいませんか?

よろしくお願いいたします。

A 回答 (1件)

質問者さんが使用されているバージョンがわからないので


私の使用しているバージョン(おそらく最新か1つ前 2.0.x)
で説明すると

上のメニューバーの
設定 → 共通設定 → 強調キーワード → セット追加

ここでの説明では
Verilog という名前をつけることにします

あとはそこに強調対象にしたい単語を登録していきます
登録がおわったら

上のメニューバーの
設定 → タイプ別設定 → 強調キーワード2~10 → Verilog を選択しOK

あとは 色指定 の 強調キーワード1 を自分で表示したい色に変更します

もしキーワードによって複数の色を使い分けたい場合は
セット追加で複数の登録をして対応してください

この回答への補足

この方法だと、単に「begin」と「end」が色が変わって表示されるだけで
対括弧としては強調されなく無いですか?

Verilogでは

always begin
if(~~)begin
~~~~~~~~~~~~~~~~~~
~~~~~~~~~~~~~~~~~~
end else if(~~~)begin
~~~~~~~~~~~~~~~~~~
~~~~~~~~~~~~~~~~~~
end else begin
~~~~~~~~~~~~~~~~~~
~~~~~~~~~~~~~~~~~~
end
end

のように「begin」と「end」が使用されているため、
どの「begin」が
どの「end」に対応しているか知りたいのです。

そこで、「begin」と「end」を対括弧として登録できればと思ったのですが、、、
いかがでしょうか、、、、。

補足日時:2012/12/16 23:59
    • good
    • 0

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!