これが怖いの自分だけ？というものありますか？

詳しい人求む！

論理回路設計をVerilogで行う問題です。下の写真のように入力されたアルファベット(y,u,k,i

締切済

  • 質問者：EEscholar
  • 質問日時：
  • 回答数：1件

論理回路設計をVerilogで行う問題です。下の写真のように入力されたアルファベット(y,u,k,i)の四文字をコード表にしたがい、2進数に変換するエンコーダの論理設計を行いたいのですが、プログラムが分からなくて困っています。どなたかこのプログラムを教えていただきたいです。他の文字はドントケアとします。教えてください。

「論理回路設計をVerilogで行う問題で」の質問画像
通報する

この質問への回答は締め切られました。

質問の本文を隠す

A 回答 (1件)

No.1

  • 回答者： usa3usa
  • 回答日時：

宿題の丸投げは禁止ですよ



表から、論理式をだして、例えば　out1 = ^y & ^u & k & i; みたいに、そのままVerilogの式にすればよいだけでは？
    • good
    • 0
    • 件
通報する

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう！

Q質問する（無料）

このQ&Aを見た人はこんなQ&Aも見ています

関連するカテゴリからQ&Aを探す

ページトップページトップ

おすすめ情報

Q質問する（無料）

このQ&Aを見た人がよく見るQ&A

デイリーランキングこのカテゴリの人気デイリーQ&Aランキング

マンスリーランキングこのカテゴリの人気マンスリーQ&Aランキング

おすすめ情報