今だけ人気マンガ100円レンタル特集♪

学生ですがレポート提出時に10進カウンタの原理を説明を求められました。教科書やタイムチャート、結線図をみても理解できません。どなたかおしえてください。

このQ&Aに関連する最新のQ&A

A 回答 (2件)

普通の 10進カウンタなら 0~9 まで数えたら次に 0 に戻るわけだから,


・9 になったら次のクロックで 0 に戻るように回路を組む
・10 になったらリセットする
のどっちか... じゃない?
    • good
    • 6

では大雑把な点を書きますので、あとは自力で頑張ってください。



10進カウンタ

10通りの状態を記憶します。初期値を与え、クロックの有効エッジで
次の状態に遷移し、一巡すると初期値に戻ります。
これを繰り返します。
10の状態をカウントするので「10進カウンタ」と呼ばれます。

10通りの状態は、デジタル回路では2進数が扱いやすく、
また状態遷移が理解しやすいので 2進化10進数がよく使われます。
BCD (Binaly Coded Decimal) とも呼ばれます。
    • good
    • 1

このQ&Aに関連する人気のQ&A

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人はこんなQ&Aも見ています

このQ&Aを見た人が検索しているワード

このQ&Aと関連する良く見られている質問

QJKーFFフリップフラップを使った10進カウンタ

JKーFFフリップフラップを使った10進カウンタの問題がわかりません。
図の問題です。考え方わかりますか?JKーFFフリップフラップ自体はQのステートが次のステートへ変化与えるというのはわかりますが、Qのバーのマークはおそらく反転だと思いますが、それをどう考えたら答えにたどり着くんですか?大体入力が0、1、2、3、、、、9、までいって0に反転するんですが、具体的にJやKにどのような入力していくんですか?(J,K)=(1,0)?それをし続ける?でどうなんの?全然わからない

Aベストアンサー

10進法での10は2進法で1010(2)です。
図のJK-FFを4個用いたカウンター回路は、2^4=16進までに対応可能な、パルス入力の立ち下がりをカウントする回路です。何進カウンターにするかは、カウンターのカウント値がnになった瞬間にCLRバー端子をL(0=ローレベル)にカウント値を0にしてやれば、「0,1,2, … , n-1」のカウントを繰り返すn進カウンターを構成できます。
「0,1,2, … , 9」のカウントを繰り返す10進カウンターの場合は
10=1010(2)でカウンターをクリア(リセット)して、全てのFFのQを0(L)にしてやれば良いでしょう。すなわち、CLR(クリア)回路の(A),(B),(C),(D)入力に順に0,1,0,1を入力した時にカウントターがクリアされカウンターが0,0,0,0にリセットされればいいわけですから
-------------(答)はここから-------------
(A)のSW(2進の1(=1)の桁に対応)はa側(Qバー)、
(B)のSW(2進の10(=2)の桁に対応)はb側(Q)、
(C)のSW(2進の100(=4)の桁に対応)はa側(Qバー)、
(D)のSW(2進の1000(=8)の桁に対応)はb側(Q)
-------------ここまで---------------
にすれば、4入力NANDの動作は,(D)=1(b側),(C)=0(a側),(B)=1(b側),(A)=0(a側)になった瞬間、4入力NANDの出力=0となって、CLRバー入力=0となってカウンター出力が全部クリア(リセット)され、JK-FFのQ出力が0(L)となります。つまりカウント値が0となって、0からカウントを繰り返す(0→1→2→ … →9→0)ことになります。

10進法での10は2進法で1010(2)です。
図のJK-FFを4個用いたカウンター回路は、2^4=16進までに対応可能な、パルス入力の立ち下がりをカウントする回路です。何進カウンターにするかは、カウンターのカウント値がnになった瞬間にCLRバー端子をL(0=ローレベル)にカウント値を0にしてやれば、「0,1,2, … , n-1」のカウントを繰り返すn進カウンターを構成できます。
「0,1,2, … , 9」のカウントを繰り返す10進カウンターの場合は
10=1010(2)でカウンターをクリア(リセット)して、全てのFFのQを0(L)にしてやれば良い...続きを読む

Qゲートで遅延が起きる理由

 LSIの設計において,ゲート遅延と配線遅延などを考慮に入れますが,ゲート遅延はなぜ起こるのでしょうか.

 配線遅延については,それだけの長さを信号が伝わるために必要だから,と理解できるのですが,それに加えてゲート遅延を考える必要があるのでしょうか.大まかに言って,ゲートの信号伝播方向の長さ(幅)を測れば,配線遅延と同等に扱えないものなのでしょうか.

 私が何か誤解しているのでしょうか.

Aベストアンサー

ゲート遅延は、ゲートと配線に寄生している容量を、充電するのにかかる時間です。

配線遅延は、信号の波が伝播するのにかかる時間ですが、ゲート遅延は波そのものを起こすのにかかる時間と思えばいいでしょうか。

Q同期式カウンターの動作遅れ

同期式カウンターが非同期式カウンターに比べて動作遅れ時間が少ない理由がよくわかりません。よろしければ教えて下さい。

Aベストアンサー

4ビットの16進カウンタを例として説明します。
非同期式では2進4段のFF(フリップフロップ)が将棋倒しのように動作して桁上げをしながらカウントします。従ってFF1段の遅延時間の4倍が全体の遅延時間となります。
一方、同期式では、1段目への入力(ここではクロックと称します)が全段にクロックとして供給されます。1段目は通常の2進カウンタとして動作します。
2段目は1段目の現出力とクロックパルスのアンドで動作します。つまり、1段目が今1なら、次の入力で2段目が必ず反転すると言うことを見越しているわけです。
3段目は、1段目現出力、2段目現出力とクロックパルスのアンドで動作します。
同様に、4段目は1段目、2段目、3段目の現出力とクロックパルスのアンドで動作します。

結局、ゲートの遅れはFFに比べて微小であり、しかも4段とも入力パルス(クロック)で同時に反転(あるいは非反転)を決定するので、遅延時間はFF1段と変わりません。桁数が増えても考え方は同じです。
ゲート回路が複雑になっているのは否定できませんが。

QRC直列回路,RL直列回路

 交流電圧源(電圧E〔V〕,周波数f〔Hz〕)に抵抗器(R〔Ω〕)とコンデンサ(C〔F〕)を直列に接続したRC直列回路において,抵抗器の両端の電圧|VR|と,コンデンサの両端の電圧|VC|を求める論理式はどのようになりますか。
 同様に,交流電圧源(電圧E〔V〕,周波数f〔Hz〕)に抵抗器(R〔Ω〕)とコイル(L〔H〕)を直列に接続したRL直列回路において,抵抗器の両端の電圧|VR|と,コイルの両端の電圧|VL|を求める論理式はどのようになりますか。

Aベストアンサー

RC回路の電流Iは
I=E/(R^2+XC^2)^0.5 
Vr=R・I=E・R/(R^2+1/ωC^2)^0.5
Vc=E/{(R^2+1/ωC^2)^0.5・ωC} 

RL回路は同様に
I=E/(R^2+XL^2)^0.5
Vr=E・R/(R^2+XL^2)
Vl=E・ωL/(R^2+ωL^2)
但しXC=1/2πf、XL=2πL、E:電圧

Q回路シミュレーションで起こる出力のズレ

回路のシミュレーションを行って気付いた疑問があるのですが、
1つ目の回路はゲートを5つ使用して組みました。
2つ目の回路はゲートを1つ使用して組みました。
※この2つの回路は真理値表では入力も出力も同じになります。

低周波でのシミュレーションは、1つ目と2つ目の入力も出力も綺麗に一致するのですが、高周波でシミュレーションを行うと出力にだけズレが生じるのですが、これは何によるものですか?

Aベストアンサー

どんなゲート素子も論理回路素子も、入力が変化してから、出力が確定するまでの遅延時間がかかります。論理素子の内部回路の複雑さや素子がTTLかC-
C-MOSなどの種類、高速素子と低速素子の回路技術の差異により、遅延時間が異なりますが、数ns(ナノ秒)~100nsの程度あります。LS型TTLやALS型TTLゲートで3~10ns位の遅延があるかと思います。ゲートを5つ接続すれば、この遅延時間が5倍になります。
この遅れ時間は真理値表には現れません。真理値表は入出力が安定してL,H(0と1レベル)が確定したときの入力に対する出力を表にしたものです。

入力のパルスの周期を短く(つまり高い周波数のパルス波形に)して行くと、ゲートの段数により、遅延時間の効果が現れて、入力の変化から出力波形が、遅れて出てきます。通過するゲートの段数が多くなるほど、出力の遅延(遅れ)が段数に比例して大きくなります。

低周波では、入力波形を観測するオシロスコープの時間軸を縮めますので、遅延は殆ど観察できなくなります。高周波になると、時間軸を延ばしますので、遅延時間は観察できるようになって行きます。あまり高周波になるとオシロの性能により、波形がなまってしまいますので、入力するパルス周波数の10倍以上の帯域のオシロを使わないと正確な波形の観測ができなくなリます。

シミュレーションでもゲート素子の遅延時間が設定してあれば同じ減少が観測できます。

どんなゲート素子も論理回路素子も、入力が変化してから、出力が確定するまでの遅延時間がかかります。論理素子の内部回路の複雑さや素子がTTLかC-
C-MOSなどの種類、高速素子と低速素子の回路技術の差異により、遅延時間が異なりますが、数ns(ナノ秒)~100nsの程度あります。LS型TTLやALS型TTLゲートで3~10ns位の遅延があるかと思います。ゲートを5つ接続すれば、この遅延時間が5倍になります。
この遅れ時間は真理値表には現れません。真理値表は入出力が安定してL,H(0と1レベル)が確定したときの入力に対...続きを読む

Q計算値と理論値の誤差について

交流回路の実験をする前に、ある回路のインピーダンスZ(理論値)を計算で求めたあと、実験をしたあとの測定値を利用して、同じ所のインピーダンスZ(計算値)を求めると理論値と計算値の間で誤差が生じました。
そこでふと思ったのですが、なぜ理論値と計算値の間で誤差が生じるのでしょうか?また、その誤差を無くすことはできるのでしょうか? できるのなら、その方法を教えてください。
あと、その誤差が原因で何か困る事はあるのでしょうか?
教えてください。

Aベストアンサー

LCRのカタログ値に内部損失や許容誤差がありますが、この誤差は
1.Rの抵抗値は±5%、±10%、±20% があり、高精度は±1%、±2%もあります。
2.Cの容量誤差は±20% 、+50%・ー20% などがあり
3.Lもインダクタンス誤差は±20%で、
3.C・Rは理想的なC・Rでは無く、CにL分、Lに抵抗分の損失に繋がる成分があります。
これらの損失に繋がる成分は、試験周波数が高くなると、周波数依存で増大します。
また、周囲温度やLCRの素子自身で発生する自己発熱で特性が変化します。
測定器や測定系にも誤差が発生する要因もあります。
理論値に対する測定値が±5%程度発生するのは常で、実際に問題にならないように、
LCRの配分を工夫すると誤差やバラツキを少なく出来ます。
 

QWord上に貼り付けたExcelの表の回転

Word上で、Excelからコピーで貼り付けた表を90°回転させる方法はありますでしょうか。
そんな方法があれば、ご教示、お願いします。
A4横長で表を含むページを作成しようと苦戦しております。宜しくお願いします。

Aベストアンサー

Word文書のページ設定が縦長向きの用紙になっていて、Excelの表を貼り付けする途中のページだけ横長向きの用紙にしたいということであれば、セクション区切りを使って行うことができます。
下記ページの4番目に具体的な方法が出ています。
ページ番号も必要なら、その下も参照してみてください。

用紙の向きを縦・横混在で作成する(セクション区切り)
http://www.eurus.dti.ne.jp/~yoneyama/Word/qanda/q_syosi.html
 

QC-MOS ICの未使用ピンの処理について

C-MOSのICの未使用の入力端子を電源や、GNDに固定しないといけないのはなぜですか?
絶縁破壊と関係がありますか?
それともラッチアップと関係があるのですか?

Aベストアンサー

入力を固定しないと、それを受けた2つのトランジスタスイッチ(P-ch、N-ch)が同時にONになるため貫通電流が流れます。
これが原因で、CMOS構造の中に出来ている寄生トランジスタやサイリスタが反応してしまって、
大電流が流れ、入力を固定しても元に戻らない場合があります。これがラッチアップ現象です。

2つのスイッチは信号が0->1、1->0に切り替わるときに嫌でもONしてしまいますが
瞬間的なら大丈夫なのです。余談ですが、PCのCPUが速くなるにつれて電流を食ってしまうのは
同時にONする周期が速くなっているためです。

ラッチアップが起きてもその時間がそれぞれのLSIで耐えうる時間であれば電源を切って復帰できますが、
耐えられなかった場合、絶縁膜破壊を起こし、そのLSIは2度と使えなくなります。

Q非同期式3進カウンタ

JKフリップフロップを用いた非同期式3進カウンタをボード上に組んだのですが、
先生からタイミングチャートが違うと言われて困っています。
友達はその結果で合格もらったのに私は違うといわれてもらえていません。

そこで色々と調べてみたのですが、いまいちわかりません。
非同期式3進カウンタのクロックをTとして交互にHとLを繰り返した時Q1とQ2のタイミングチャートはどのようになるのでしょうか?

これが載っているHPなどがあれば教えてください。

Aベストアンサー

状況を教えてください。

使ったJKFFはT入力のL→Hで動くのかH→Lか。
たぶん2個使いと思うが、それぞれの端子を
J1,T1,K1,Q1,GB1, J2,T2,K2,Q2,QB2 として、
どう接続したのか、クロックCKから書いてください。

3進カウンタは普通、

三進数  0 1 2 0 1 2 0 …
   Q1  0 1 0 0 1 0 0 …
   Q2  0 0 1 0 0 1 0 …

ですが、目指してることはこれで合ってますか?

Qi++と++i ってどう違うのですか?

i++と++i ってどう違うのですか?

C#です。

Aベストアンサー

++や--を変数の前に置く演算を「前置演算」、++や--を変数の後に置く演算を「後置演算」といい、その違いは、次のようになります。

前置演算:先に処理(++や--)をしてから代入
(例)i=2;
   a=++i;
    ~~~
    先に処理 : iは3
   ~~~~~
   後から代入 : aは3

後置演算:先に代入してから処理(++や--)
(例)i=2;
   a=i++;
   ~~~
   先に処理   : aは2
    ~~~~~
    後から代入 : iは3


このQ&Aを見た人がよく見るQ&A

人気Q&Aランキング