重要なお知らせ

「教えて! goo」は2025年9月17日(水)をもちまして、サービスを終了いたします。詳細はこちら＞

電子書籍の厳選無料作品が豊富！

遅延によるグリッチのずれについて(実験）

締切済

  • 質問者：light20056
  • 質問日時：
  • 回答数：1件

EX-ORゲートと発振回路を用いて回路を作製する実験を行なったのですが、ロジックアナライザでタイミングチャートを出力したところ、グリッチが生じました。図１の上の二つの波の差が本来のグリッチだと思いますが、実際は下の波のように右にグリッチがずれました。この原因は何であると考えられますか。

図2は用いた発振回路（クロックパルス）で、図３はEX-ORゲートのつなぎ方です。

「遅延によるグリッチのずれについて(実験）」の質問画像
通報する

この質問への回答は締め切られました。

質問の本文を隠す

A 回答 (1件)

No.1

  • 回答者： xpopo
  • 回答日時：

遅延時間ａとｃ－ｂはそれぞれ図３の一番右側のEX-ORゲートの入力－出力間の遅延によるものです。

    • good
    • 0
    • 件
通報する
この回答へのお礼

ありがとうございます。

通報する
お礼日時：2013/05/05 10:24

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう！

Q質問する（無料）

ページトップページトップ

Q質問する（無料）

デイリーランキングこのカテゴリの人気デイリーQ&Aランキング

マンスリーランキングこのカテゴリの人気マンスリーQ&Aランキング

おすすめ情報