LSIにおいて10GHz以上になると配線のLによる遅延が重要に
なってくるそうなんですが、そこで、配線の形によるL(インダクタンス)
の方程式をご存知のかたはいませんか?

このQ&Aに関連する最新のQ&A

A 回答 (1件)

普通の基板の75Ωラインでも7ns/m程度の遅延が発生するので、バス線長20cm,クロック100MHz程度の設計でも考慮する必要があります。

 遅延は √(LC) によって表されますが、SCSI Parallel Interface の規格によると

・ラインの片側にだけ、電源またはグランドプレーンがある場合
 Tpd = 33.36 × √(0.475er+0.67) [ps/cm]

・ラインの両側に、電源またはグランドプレーンがある場合
 Tpd = 33.36 × √(er) [ps/cm]

ラインの断面形状等には関係ないようですね。 なぜでしょう? わかりません。
    • good
    • 0

このQ&Aに関連する人気のQ&A

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!


人気Q&Aランキング