SRAM ＣＹ７Ｃ１０４１ＤＶ３３の使い方について

SRAMのＣＹ７Ｃ１０４１ＤＶ３３を先日購入しましたが、使い方が分からないのでどなたかご教授お願いします。

現在音声信号をFPGAに入力して、エコーがかかるような回路を作っています。
そこで、遅延させるためにSRAMを購入しました。
http://akizukidenshi.com/download/CY7C1041DV33-1 …

メモリには、リアルタイムで信号のデータを書き込んで、n秒前のデータをメモリから順次取り出すということを行いたいです。
タイミングチャートを見ながら使おうと思ったのですが、よくわかりません。
アドレスがまずどういう信号なのか、なぜタイミングチャートでVccがでてくるのか、
WEやDATA VALIDの線はなぜ斜め線がいっぱい入っているのか
どなたかタイミングチャートの部分に関して教えてください。

No.1 回答者： Higurashi777 回答日時： 2014/01/16 23:20

基本的なタイミングチャートの見方から説明します。

「斜め線がいっぱい入っている」部分ですが、これは「斜め線がいっぱい入っている部分であればいつでも信号を立ち上げ（立ち下げ）てもいい」ということを表しています。

例として、データシートP6の「Data Retention Waveform」を使用して説明します。
CE（チップイネーブル：Loアクティブ）の左側の斜め線が終わる部分と、VCCが立ち下がる部分との間に「ｔCDR」の記載があります。
これは、「CEにHiレベルを印加してからVCCの印加電圧が3.0Vを下回るまでの最小時間」を表しています。
すぐ上に「ｔCDR」の最小値は0nsとの記載があります。
このタイミングチャートは「Data Retention Waveform」すなわち「VCCへの電源供給レベルを下げた際にSRAMのデータを保持する（＝Retention）」ための動作条件を表しています。
すなわち、「VCCに印加する電圧が3.0Vを下回る」までに「CEへ印加する電圧をHiレベルにする」ことができればSRAMのレジスタに記録したデータはVCC電圧<3.0Vの状態でも保持される、ことを表しています。
また、VCCがLレベルのところに「VDR>2V」の記載がありますが、これは「SRAMに記録されたデータを保持し続けるためには最低でも2V以上の電圧をVCCに印加しつづける必要がある」ことを意味しています。

逆に、VCCに印加する電圧が3.0Vを越えてから、SRAMの動作を再開するまでの待ち時間が「ｔR」で表されています。このtRは使用しているSRAMのグレードによって違います。
P5に記載がありますが、今回使用しているのは-10グレードですからtRの最小値は10nsになります。
右側の斜め線部分は、「10nsより後であればいつでもCEのレベルを下げて良い」ということを表しています。

WEやData Validの斜線も同じ意味となります。

アドレスは文字通り「SRAMにデータを記録するためのレジスタを指定するアドレス（番地）」となります。
ROW（行）側がA0-A8の9bit、Column（列）側がA9-A17の9bitで指定されたアドレスのレジスタに、IO0-IO15に印加した16bitのデータを書き込む、ということになります。

以上、ご参考まで。