半加算器と全加算器の違いが分かりません。

桁上げを扱わない加算器を半加算器という、とあるのですが、桁上げというのは繰り上げのことですよね?
でも真理値表を見るとちゃんとAとBが両方1の時はCが1になっていて、これは繰り上げを考慮している、となるような気がするのですが…?

よろしくお願いします。

A 回答 (5件)

#3です。


補足質問の解答

> 平たく言えば、半加算器は入力が2ビットの計算が出来て、全加算器は3ビットの計算が出来る。
> ということの違い、と言えるのでしょうか…?
入力信号の意味を無視してもよければその通りです。

参考URLに半加算器と全加算器の論理回路図と真理値表が掲載されていますのでご覧下さい。
同URLには
複数ビットの加算器を
半加算器と全加算器で構成した回路図も載っています。

被加数ビット入力A、加数ビット入力B、上位桁への桁上げビット出力C、
下位桁からの桁上げビット入力X、和Sの接続関係をよくご覧になって、理解するようにして下さい。

参考URL:http://ja.wikipedia.org/wiki/%E5%8A%A0%E7%AE%97% …
    • good
    • 0
この回答へのお礼

回答ありがとうございます。
まず回路図を頭に入れたら、信号の意味を覚えようとおもいます。

お礼日時:2008/07/20 23:38

はい, そんなところです.


半加算器は 2ビットの加算を行い, 全加算器は 3ビットの加算を行います.
回路としては
全加算器 = 2*半加算器+ OR
です.
    • good
    • 1

>桁上げを扱わない加算器を半加算器という、とあるのですが、桁上げというのは繰り上げのことですよね?



上位桁への桁上げ(繰上げ、出力です)は、半加算器にも、全加算器にもあります。
半加算器と全加算器との違いは、下位桁から繰り上がってくる桁上げの有無です。半加算器には、下位桁からの桁上げ(入力)がありません。全加算器には下位桁からの桁上げ(入力)があります。

半加算器の入力を(A,B)、出力を(Y,C)とすると
全加算器は入力が(A,B,Co)、出力が(Y,C)となります。

具体的な加算器の使い方
2進数の加算回路で
00101
00011(+
-------
01000 …和
01110 …桁上げ
において、最下位桁では2進1桁の半加算器
それ以外の上位桁では2進1桁の全加算器
を使いことで2進多桁の加算が可能になります。
    • good
    • 0
この回答へのお礼

皆さん回答ありがとうございます。
すみません、これだけ説明していただいても何かすっきりしないところがあるということは、何か見落としがあるのかもしれないです…。

平たく言えば、半加算器は入力が2ビットの計算が出来て、全加算器は3ビットの計算が出来る。
ということの違い、と言えるのでしょうか…?

お礼日時:2008/07/20 01:22

No.1さんの回答の通りですが若干補足。


2進数n桁の加算器を作るとき1番下の桁のみが半加算器でよく残りは全部全加算器です。
一番下だけは桁が上がってこないからです。
全加算器は完全加算器・・上向き、下からの桁上げを考慮
半加算器は半人前の加算器・・上向きの桁上げだけ考慮。

なお、全加算器は半加算器に若干の部品(回路)を追加して作ります。
    • good
    • 1

http://ja.wikipedia.org/wiki/%E5%8A%A0%E7%AE%97% …

桁上げ入力があるかどうかの違いです。
全加算器は桁上げ入力があるので、
実質3ビットの足し算です。(参考HPの、A,B,X)

半加算器は2ビット(A,B)の足し算のみです。
    • good
    • 1

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人はこんなQ&Aも見ています

このQ&Aを見た人が検索しているワード

このQ&Aと関連する良く見られている質問

Q全加算器と半加算器の違い

半加算器と全加算器の違いがいまいちわかりません。

半加算器は2進数の一桁目の和算で、全加算器は2進数の二桁目以降の和算で前の桁から繰り上がりを考慮した和算という解釈でいいのでしょうか?

ほかの質問を見たのですがいまいちわかりませんでした。
間違っていたら、入力されるもののことや出力されるもののことについても含めて、詳しく教えていただけるかURLを載せていただいて欲しいです。

Aベストアンサー

詳しくは参考URLをご覧ください。

半加算器
二進一桁の加算器で
入力として、それぞれ二進一桁のAとBの2つがあり、
出力として、二進一桁の和のSと上位への桁の繰り上げ(桁上げ)Cの2つがあります。
二進の加算器の一桁目に使われます。

全加算器
二進一桁の加算器で
入力として、それぞれ二進一桁のAとBと下位桁からの桁の繰り上げ(桁上げ)の3つがあり、
出力として、下位桁からの桁上げCoと2つの二進一桁AとBとの3つの二進一桁の和Sと上位への桁の繰り上げ(桁上げ)Cの2つがあります。
二進の加算器の二桁目以上の桁上げを含む一桁加算器として使われます。

参考URL:http://www.akita-nct.ac.jp/yamamoto/lecture/2003/2E/add_circuit/node3.html

Qある論理回路の問題。NANDの回路の作り方。

_
A = ¬A
と表させて下さい。
Y = ¬(A + ¬B)
をNAND回路のみで構成しろ、という問題があるのですが、回路の作り方がわかりません。
ある参考書によると、NAND回路の作り方は加法標準形に式を直したあと、ド・モルガンの法則を使う。とあるのですが、加法標準形への直し方(直せる?)も分かりません。

よろしくお願いします。

Aベストアンサー

#1です
説明不足だったかな?

> = Not ( A ) And B

ここで、単純に、AndをNAndにするために、Notを必要としてきます
但し、1つのNotでは、値が変わってしまうため、Not Notと2つ入れてます

> = Not ( Not ( Not ( A ) And B ) ) )
> で、後は、NAND入れていけば、終わり
> = ( ( A NAnd A ) NAnd B ) NAnd ( ( A NAnd A ) NAnd B )

の所は、

> NOT A = A NAND A
> という性質を利用して…?

これだけかな、ほとんど、実際、慣れてくれば、
A And B = Not ( A NAnd B ) = ( A NAnd B ) NAnd ( A NAnd B )
A Or B = ( Not A ) NAnd ( Not B ) = ( A NAnd A ) NAnd ( B NAnd B )
を直接、使用した方が、考えるのは、減りますが・・・
覚えることが、増えるので、私は大体、「Not A = A NAnd A」くらいしか、覚えてません

得られる結果は同じで・・・
1.式の略化(今回は、省略するところが無いので省略)
2.ド・モルガンの法則で、Orを無くす
3.Not A = A NAnd A , A = Not ( Not ( A ) ) , Not ( A And B ) = A NAnd B の3つの式で、割り当ててを行っていって、NAndのみにする
と、言うことで、終わります

#1です
説明不足だったかな?

> = Not ( A ) And B

ここで、単純に、AndをNAndにするために、Notを必要としてきます
但し、1つのNotでは、値が変わってしまうため、Not Notと2つ入れてます

> = Not ( Not ( Not ( A ) And B ) ) )
> で、後は、NAND入れていけば、終わり
> = ( ( A NAnd A ) NAnd B ) NAnd ( ( A NAnd A ) NAnd B )

の所は、

> NOT A = A NAND A
> という性質を利用して…?

これだけかな、ほとんど、実際、慣れてくれば、
A And B = Not ( A NAnd B ) = ( A NAnd B ) ...続きを読む

Q組み合わせ論理回路。半加算器と全加算器の違いが分かりません。

半加算器と全加算器の違いが分かりません。

桁上げを扱わない加算器を半加算器という、とあるのですが、桁上げというのは繰り上げのことですよね?
でも真理値表を見るとちゃんとAとBが両方1の時はCが1になっていて、これは繰り上げを考慮している、となるような気がするのですが…?

よろしくお願いします。

Aベストアンサー

#3です。
補足質問の解答

> 平たく言えば、半加算器は入力が2ビットの計算が出来て、全加算器は3ビットの計算が出来る。
> ということの違い、と言えるのでしょうか…?
入力信号の意味を無視してもよければその通りです。

参考URLに半加算器と全加算器の論理回路図と真理値表が掲載されていますのでご覧下さい。
同URLには
複数ビットの加算器を
半加算器と全加算器で構成した回路図も載っています。

被加数ビット入力A、加数ビット入力B、上位桁への桁上げビット出力C、
下位桁からの桁上げビット入力X、和Sの接続関係をよくご覧になって、理解するようにして下さい。

参考URL:http://ja.wikipedia.org/wiki/%E5%8A%A0%E7%AE%97%E5%99%A8

Q論理回路の論理式の変形について

Aの否定をA’と表記することとします。

A・B’・C+A’・B・C+A・B

から

A・B+B・C+C・A

へ変形をするにはどのような手順を踏めば良いでしょうか?
解説をお願いします。

Aベストアンサー

論理演算の基本法則や基本公式をチャンと理解していれば出来るはず。
基本法則と基本公式を使って結論の式に向かって
ただ式を変形するだけ。

> A・B’・C+A’・B・C+A・B

=A・B’・C+A’・B・C+1・A・B
=A・B’・C+A’・B・C+(C+C+1)・A・B
=A・B’・C+A’・B・C+A・B・C+A・B・C+A・B
=(A・B’・C+A・B・C)+(A’・B・C+A・B・C)+A・B
=A・C・(B’+B)+(A’+A)・B・C+A・B
=A・C・1+1・B・C+A・B
=A・C+B・C+A・B
=A・B+B・C+C・A

Q2ビットの全加算器

2ビットの全加算器の回路をつくりたいのですが、真理値表は以下でよいのでしょうか?根本的に考え方が間違っているかもしれないのでご指摘お願いいたします。


半加算器         全加算器
A1 B1 Ci S1   A2 B2 Ci2 S2 Co
0  0  0  0     0  0  0  0  0
0  1  0  1     0  1  0  0  1
1  0  0  1     1  0  0  0  1     
1  1  1  0     1  1  0  0  1
            0  0  1  1   0
             0  1  1  0  1
             1  0  1  0  1 
             1  1  1  1  1

2ビットの全加算器の回路をつくりたいのですが、真理値表は以下でよいのでしょうか?根本的に考え方が間違っているかもしれないのでご指摘お願いいたします。


半加算器         全加算器
A1 B1 Ci S1   A2 B2 Ci2 S2 Co
0  0  0  0     0  0  0  0  0
0  1  0  1     0  1  0  0  1
1  0  0  1     1  0  0  0  1     
1  1  1  0     1  1  0  0 ...続きを読む

Aベストアンサー

No.2です。失礼しました。
1ビットの半加算器と1ビットの全加算器を直列につなげば
2ビットの全加算器になります。

質問の全加算器の真理値表をNo.1さんのに修正して
CiをCi2に接続すれば完成です。
A2A1とB2B1が入力で出力がS2S1になります。
2桁目のキャリーがCoになります。

Qデジタル回路と論理回路

デジタル回路は論理回路と同じものでしょうか?

本屋で本を見ていて、同じものなのかな?という疑問がわいたのですが。。

Aベストアンサー

こんばんは。
一応、エレクトロニクスの業界で仕事をしてきた者です。

>>>本屋で本を見ていて、同じものなのかな?という疑問がわいたのですが。。

質問者様が疑問を持たれるのは、もっともなことです。
なぜならば、「論理回路」(ロジック回路)というのは、「デジタル回路の一種」であり、
しかも、デジタル回路の中で最も代表的、かつ、基本的な回路であるからです。

論理回路は、電圧を1か0の概念で扱うもので、
NANDゲート、NORゲートなどの、静的な回路、
フリップフロップ、カウンタなど、入力信号の変化を感知する回路
などが典型的かつ基本的な例です。

Q半加算器と全加算器

半加算器や全加算器を使った電化製品を考えてこいといわれたのですが、身近なもので何かありますでしょうか?
教えてください

Aベストアンサー

ほとんどの電化製品があてはまるはずです。最近はほとんどの電化製品にマイコンが入ってますから。

とはいっても、マイコンに半加算器・全加算器を本当に使っているかといわれると、微妙なところではあります。もちろん(多ビットの)加算器は必ずありますが。

Q論理回路(ディジタル回路)での乗法標準形の式の簡単化について。吸収則使

論理回路(ディジタル回路)での乗法標準形の式の簡単化について。吸収則使用。
表記上、否定のバーをダッシュ(')で表しています。

Y = (X1'+X2'+X3') (X1'+X2+X3') (X1'+X2+X3) (X1+X2'+X3') (X1+X2'+X3) (X1+X2+X3)
これを吸収則にて簡単化すると、
Y = (X2'+X3') (X1'+X2) (X2+X3)
となるそうなのですが、最初の式のどことどこで吸収則を使うのか、また吸収則は同じ項を何個増やしてもOKでしたがどの項をふやせばいいかわかりません。解法を教えてください。

また、吸収則のわかりやすいサイトがあれば教えてください。

Aベストアンサー

 式変形をするには、Y’をとった方が簡単ですが、吸収則を使うのであれば、右辺の適当な2つ項を掛け合わせると良いと思います。

 (X1’+X2’+X3’)(X1’+X2+X3’)
={(X1’+X3’)(X1’+X3’)+(X2’+X2)(X1’+X3’)+X2’X2}
={(X1’+X3’)+(X1’+X3’)+0} (∵ A・A=A(同一則)、A+A’=1(補元則)、A・A’=0(補元則) )
=(X1’+X3’) (∵ A+A=A(同一則)、A+0=A(吸収則) )


 あとは、3番目の項と6番目の項を組み合わせ、4番目と5番目の項を組み合わせてください。

 ちなみに、答えは、

  Y=Y = ( X1' +X3') (X1'+X2) (X2+X3)  ・・・1番目の項のX2’→X1’

ではないですか?

Q全加算器

http://ja.wikipedia.org/wiki/%E5%85%A8%E5%8A%A0%E7%AE%97%E5%99%A8
ここの複数ビットの全加算器の例は6ビットということですか?
1ビットの全加算器の入力が3つあるので混乱しています。

Aベストアンサー

1ケタ目。

Q論理回路のカウンタの回路について。

「JKフリップフロップを用いた非同期式8進アップカウンタの回路図を示せ。」

という問題があるのですが、まだカウンタの回路を考える、ということを考えたことがなく、どう考えていったらいいのか分かりません。

こういった問題も大体、こういうカウンタだったらこういう回路になる、というのを覚えておくものなのでしょうか?それとも回路の作り方というのがあるのでしょうか?

よろしくお願いします。

Aベストアンサー

CQ出版社やデジタルICメーカーのIC規格表のカウンター用ICの回路図の例を沢山見ることです。
そうすればアップダウン回路やJKフリップフロップのカウンター回路の接続、非同期カウンター、同期カウンター回路の構成や設計法が分かってくると思います。
習字で達人の字体を沢山見る事で上手な字が書けるようになるのと似ています。カウンターを実際に設計する人はデジタルICの規格表を購入して手元に持っています。規格表から必要なICを見つけて、設計するカウンターの段数にあわせて、カウンターICやJKフリップフロップ、ゲートなどを回路例を見ながら、それを変形拡張して、ICを接続して良くだけで、設計仕様どおりのカウンターを作ってしまいます。
大体のカウンターの構成やそれを構成する為のIC名を覚えていて、細かい所は規格表で確認して(どのピンにどんな信号が割り当てられているかのピン配置の確認や信号の正負論理など)回路図(接続図)を作ってしまいます。
という事です。

ここではカウンター回路の図が書けませんので、IC規格表を見れるところで見せてもらうか、書店で購入すれば良いですね。英語で言えば辞書のようなものです。

参考URLに簡単な74シリーズの規格表(簡素なもので詳細データはCQ出版やメーカーの規格表を入手する)があり、第4節にカウンターICが乗っています。U/DとあるのがUp/Downカウンターですね。

次のURLをご覧になってカウンターの勉強をしてみてください。
http://www.tina-edison.jp/~kom/TINA/count.pdf

参考URL:http://homepage2.nifty.com/y-daisan/html/B080106.html

CQ出版社やデジタルICメーカーのIC規格表のカウンター用ICの回路図の例を沢山見ることです。
そうすればアップダウン回路やJKフリップフロップのカウンター回路の接続、非同期カウンター、同期カウンター回路の構成や設計法が分かってくると思います。
習字で達人の字体を沢山見る事で上手な字が書けるようになるのと似ています。カウンターを実際に設計する人はデジタルICの規格表を購入して手元に持っています。規格表から必要なICを見つけて、設計するカウンターの段数にあわせて、カウンターICやJKフリップ...続きを読む


このQ&Aを見た人がよく見るQ&A

人気Q&Aランキング