25% デューティサイクル クロック

論理回路についての質問です。
通常論理回路で用いられるクロックはデューティ比50%ものだと思うのですが、
このデューティ比50%のクロックを用いてデューティ比25%のクロック(Highが1/4区間、Lowが3/4区間)
のクロックを作ることができると聞いたのですが、具体的にどのように論理回路(ANDやORまたはFF等)
を組み合わせて作るのか調べても見つかりません。


遅延素子を使うのではなく、あくまで論理の組み合わせとして、デューティ比25%のクロックの作り方について教えていただければと思います。
また、デューティ比40%のクロックのつくりかたもあるようなら教えてください。

No.4 回答者： i_am_a_god 回答日時： 2014/01/20 17:49

ワンショットIC使ったほうが回路も簡素で早く作れるよ。

No.3 回答者： tadys 回答日時： 2014/01/20 08:17

デューティ比50%のクロックを用いて、そのクロックと同じ周波数でデューティ比25%のクロックを論理回路だけで作る事は出来ません。

遅延素子を使えば作る事が出来ますが、遅延時間の精度が取れなかったり、周波数が変化すると25%を維持できません。

この様な場合、ＰＬＬ（Phase Lock Loop）を使って元のクロックの4倍の周波数を作って、それを1/4分周して25%デューティのクロックを作ります。
http://www3.ocn.ne.jp/~sugai/pll/

No.2 回答者： uruz 回答日時： 2014/01/20 00:44

25％については既に回答されてますが・・・・・

No.1 回答者： Nebusoku3 回答日時： 2014/01/19 23:23

元クロックを FFで処理すれば1番目（入力）　と2番目（出力）の波形になります。

この波形の　AND　をとってやれば　お求めの　25％Duty　波形が得られると思います。（添付図形の一番下）

図の方は殴り書きで申し訳ないです。　（筆で書きました）