Verilog演算子について

Verilogの演算子の優先順位について質問です。
文法等が書かれた参考書的な本が数冊読んだのですがその中で＊,/,%の演算子と＋,－の演算子の優先順位が逆の表記がされているものがありました。
自分で記述してみてテストしたところ、*,/,%の方が優先度が高い結果になったので「算数と一緒だ。。」と、納得はしたのですが、数冊同じ間違えがあったのでちょっと自信がなくなってしまいました。
気になるのでどなたか教えてください。

No.1 回答者： kaguwashi 回答日時： 2005/05/19 23:30

HDLの質問がなぜPC周辺機器のカテゴリなの？という気もしますが、とりあえず。

Verilog-HDLの演算子はC言語と同じ優先順位です。
ただし、C言語と同じようにdefineなどのマクロ命令を使用した場合は注意が必要です。
(演算子は文法チェッカーツール等で指摘してくれる場合もあります)

加算・減算はともかく、乗算や除算等はテストベンチ用の記述であって、実際のデバイスの設計にはそのまま使えません。デバイス依存(または論理合成ツール依存)になります。
(乗算は可能な場合もありますが、多ビットの場合は注意が必要です)

この回答へのお礼

早速の返答ありがとうございます。
ちなみに、HDL等の質問はどのカテゴリなのでしょう？？

C言語もわからないし、もともと文型の人間なので苦労しています。デバイスやツールに関しては勉強してだいぶ理解していますが、それ以前の設計概念的なところや、CLK等の捉え方についてがなかなか難しいところです。。

お礼日時：2005/05/20 11:07

No.2 ベストアンサー 回答者： kaguwashi 回答日時： 2005/05/20 23:17

ここは質問専用掲示板なので、あまりとやかく言う事もないと思いますが、演算子の優先順位はGoogle等のサーチエンジンでキーワード検索すればすぐに見つかります。

「Verilog 演算子 優先順位」と今回の質問で含まれている3つのキーワードで検索しましたが、今回の回答に必要な情報はすぐにヒットしました。

また、投稿するカテゴリについてですが、普通、投稿する前には同じ質問があるかどうか下調べすると思います。
「Q&A検索」で、すべてのカテゴリに対して「Verilog」というキーワードで検索すると、過去に投稿があった質問がヒットします。

HDLに関しての質問は、検索結果から技術者向けのプログラミングのカテゴリで質問が多いことがわかります。
個人的には興味が無いのでほとんど見に行かないカテゴリではありますが、よりHDLに詳しい人が見ている可能性は高いです。

クロックの概念については、「慣れ」の一言ですが、最初はD-FFのデルタ遅延が理解できないことが多いようです。
シミュレータによっては、D-FFでの入力信号とクロックの立ち上がりの変化点が同じ場合の挙動が違います。
(通常、非同期信号はその値を取りますが、同期信号は取らないです)
これを理解するには少し時間がかかるかもしれません。


自分が知りたいことを質問するのは人それぞれの考え方なので否定はしませんが、効率はあまり良くないと思います(レスポンスがあるまで時間がかかる場合もあるので)。
サーチエンジンを使う場合、より的確に必要な情報を得るためのキーワードをどのように与えるかというテクニックに集約されます。
キーワードの与え方は何度もサーチエンジンを使えばコツがつかめると思います。

サーチエンジンの使い方をマスターすれば、必要な情報はすばやく得られるようになるでしょう。
それでも解決できないことを、このような質問専用掲示板を利用するのというのが正しい使い方だと思います。