ゲート抵抗が寄生発振を防ぐ仕組み

ゲート抵抗をはさむことで共振回路の寄生発振を抑えられると聞きますが、どのような仕組みになっているのでしょうか。LC共振回路の場合でお願いします。Q値を下げるためにとか書かれていたような・・・

No.11 ベストアンサー 回答者： matchaman 回答日時： 2007/03/06 22:06

はい、正解です。

この回答へのお礼

長い間お付き合いくださりありがとうございました。またご縁がありましたらお願いします。

お礼日時：2007/03/07 07:14

No.10 回答者： matchaman 回答日時： 2007/03/05 21:39

高周波等価回路

能動素子（ダイオード）を使う場合、能動素子を動作させるための直流回路（バイアス回路と呼ぶ）と、高周波を通すための高周波回路と２つの系統に分かれます。直流回路を無視して高周波での特性に注目したのが等価回路です。例えばバイアスするための抵抗は数キロΩを使いますが、ここには高周波信号は流れませんので、何も無いと見なします。また、非常に大きなインダクタは高周波信号を通さないので何も無いと見なせます。
クイズ：理想的な定電圧電源は等価回路上どのような回路として扱われる？

ダイオードの回路
質問のダイオードにもバイアス回路はあります。それらを見て高周波を通さない所は何も接続されてないと見るのです。一般的に考えて、ダイオードを含む負性抵抗回路全体をブラックボックスと考えると、一端は出力端子、他端は接地されてると考えます。電子回路の分野では大抵は片方が接地された形で表されます。例えばある回路の出力端子に何も繋がってない場合でも、∞の抵抗の一端が接続されており他端は接地されていると考えられます。

この回答への補足

クイズですか・・・
理想的ならば内部抵抗が０なので、ただの導線とみなせばいいのでしょうか。

補足日時：2007/03/06 08:14

No.9 回答者： matchaman 回答日時： 2007/03/04 10:14

高周波等価回路ではダイオードのアノード？は接地されてます。

なのでダイオードと「LC共振回路とゲート抵抗の直列接続回路」とが、並列接続になってます。

この回答への補足

すいません、できればもう少し詳しく...
高周波等価回路は等価回路とどのように異なるのでしょうか。

補足日時：2007/03/05 16:58

No.8 回答者： matchaman 回答日時： 2007/03/03 10:49

等価回路はその通りです。

よく見ると、新しく出来た共振回路のＣは元の回路のＣと並列接続になってますね？合成容量は御存知の通り二つのＣの和になります。つまりＣが少し大きくなったことになりますね？本命の発振周波数が少し低くなります。しかし、、、寄生発振の原因になるでしょうか？なりません。結果的に元の回路のＣが少し大きくなっただけです。元の回路のＣを少し大きくしても寄生発振が生じるはずです。そう思いませんか？

本当の原因は、本命より高い周波数では色々な場所の小さな浮遊ＬＣにより複雑なインピーダンスになっており、その周波数でたまたま発振条件を満たしたということです。

この回答への補足

＃４さんの
＞ただし、今回はその形が負性抵抗と並列に接続される形になるので、

この部分がよくわかりません。ダイオードは直列に接続されているように見えますが・・・

補足日時：2007/03/04 08:15

No.7 回答者： matchaman 回答日時： 2007/03/02 21:54

Ｌに浮遊容量が付いたとします。

フユウヨウリョウはどのように付きますか？等価回路で表したらどうなりますか？コイルの巻線と巻線の間に容量があることから等価回路を考えると、、、、

この回答への補足

ーーーダイオードーーーーーーー
｜　　　　　　　　　｜　　＿｜＿　　　
｜　　　　　　　　　C　　｜　　｜
｜　　　　　　　　　｜　　C　　L
｜ーーーーーーーーーー｜－－｜　


こんな感じでしょうか。右の新しくできたLC回路から発振するということでしょうか。

補足日時：2007/03/02 22:38

No.6 回答者： matchaman 回答日時： 2007/03/01 22:51

定量的な予想は無理だと思います。

計算は出来るでしょうが実測と合わないでしょう。
発振のメカニズムは負性抵抗が共振回路の損失を上回っていれば発振が開始され、発振振幅が増加するにつれ負性抵抗値が小さくなり、損失と同じ値になったところで安定します。これを考えると計算に必要な数字は見当が付くでしょう。寄生発振周波数において
・負性抵抗
・共振回路の損失
・負性抵抗値の電力特性
これらを１から理論計算することは可能ですが、本命発振ですら誤差は大きいのに寄生発振に適用するとなると、まず合わないでしょう。現実の回路で寄生発振が起きてるのを見てその周波数に注目するのは簡単ですが、この上さらに、あらかじめ発振を予測する、つまり「たぶんこの周波数で寄生発振が起こるはずだ」などと言うのは困難です。上記３項目を実測で求めて予想するのが関の山です。

この回答への補足

たびたび恐れ入ります。
コイルの寄生容量が寄生発振の主な原因であると仮定すれば、寄生発振している回路はどの素子とどの素子の組み合わせになるのでしょうか。

補足日時：2007/03/02 08:04

No.5 回答者： himara-hus 回答日時： 2007/02/28 14:26

＞つまり、抵抗をある程度まで大きくしたらそこからすっぱりと寄生発振がなくなるということでしょうか。

その抵抗値より低い抵抗を使ったときに、寄生発振の信号の強さは変わると考えられますか。僕のイメージとしては、抵抗値を大きくするにつれて寄生信号が徐々に小さくなっていくというものだったのですが。

　もう少し低い周波数のトランジスタを使った発振器の場合ですが、実際のイメージは、過渡期（時間的な意味では有りません、レベル的な意味）がありますので抵抗値をだんだん大きくしていくとある値あたりから徐々にレベルが下がりながら（非線形なイメージですが）、ある値以上になるとストンと下がってなくなる感じです。

この回答への補足

抵抗値と信号の強度の関係を定量的に予想することは可能でしょうか。

補足日時：2007/02/28 15:34

No.4 回答者： himara-hus 回答日時： 2007/02/28 10:37

＃２です。

トンネルダイオードは実際につかったことはないのですが、原理的なことで回答します。
ＬＣ並列共振回路にシリーズに抵抗を入れた場合の一般的なＱは、その抵抗を取り込んだ形で変換してＬ，Ｃ，Ｒ’の並列接続された形に変換します。そのときのＱはＱ＝ωＣＲになります。
　ただし、今回はその形が負性抵抗と並列に接続される形になるので、
上記のＱをそのままその回路のＱとは言えないように思います。
　下記回路であれば、単純に負性抵抗－ＲoにシリーズにＲが入る形になるので、その負性抵抗がその分小さくなったと考えれば良いように思います。

＞Ｒをはさむと発振が抑えられることはなんとなくわかりますが、それだとメインの発振までも抑えてしまうのではないでしょうか。

　メインに対しても発振強度（発振のしやすさ）は弱くなりますが、発振してしまえば（発振できるだけの負性抵抗があれば）発振はしますので、メインに対しては発振するが寄生発振に対しては（発振できるだけの負性抵抗がないようにすれば）抑制できることになります。
　

この回答への補足

＞メインに対しても発振強度（発振のしやすさ）は弱くなりますが、発振してしまえば（発振できるだけの負性抵抗があれば）発振はしますので、メインに対しては発振するが寄生発振に対しては（発振できるだけの負性抵抗がないようにすれば）抑制できることになります。

つまり、抵抗をある程度まで大きくしたらそこからすっぱりと寄生発振がなくなるということでしょうか。その抵抗値より低い抵抗を使ったときに、寄生発振の信号の強さは変わると考えられますか。僕のイメージとしては、抵抗値を大きくするにつれて寄生信号が徐々に小さくなっていくというものだったのですが。

補足日時：2007/02/28 13:30

No.3 回答者： matchaman 回答日時： 2007/02/28 00:08

以下のどちらですか？補足願います。

１．FETを使った発振回路で、本命の発振以外に余計な寄生発振が生じているので、それを抑えるためにゲート抵抗を使用した。
２．FETを使った増幅回路で、どこかの寄生Lや寄生Cにより共振回路が形成され寄生発振が生じたため、ゲート抵抗を使用した。

Ｑの定義を御存知でしょうか。分子に共振回路のリアクタンスエネルギーの和、分母に１周期の時間に抵抗等で消費する電力（いわゆる損失）の和とする割り算です。他回答にあるＱを下げるというのは分母の損失分を増やすことを意味します。

それと蛇足というか揚げ足取りで申し訳ありませんが、Ｑ値を下げるという表現は定量的でなく定性的です。上がるか下がるかだけを示しただけですから。どれくらい下がるかまで見積もれば定量的表現と言えます。

この回答への補足

回答ありがとうございます。
Ｒをはさむと発振が抑えられることはなんとなくわかりますが、それだとメインの発振までも抑えてしまうのではないでしょうか。

補足日時：2007/02/28 08:56

No.2 回答者： himara-hus 回答日時： 2007/02/27 17:53

質問が、どういう回路を想定して言われているか良く分からないので、補足していただけると詳しく説明できると思います。

「ゲート抵抗をはさむ」とありますが、意味が良くわかりません。
ＦＥＴのゲート抵抗を言われていて、ＦＥＴに共振回路が接続されていると言うことでしょうか？
良く分からないので、一般論で書きますね。
ＬＣ共振回路というのは、わかりますか？　ω＝1/（√（ＬＣ））で共振します。（シリーズ接続の時、ＬとＣの合成インピーダンスが０になります）この時のＱ＝ωL/R　この時Rはシリーズに接続されています。
　寄生発振と言うのは、意図していないが浮遊容量など含め色々な回路構成から、発振回路となり発振することです。
　どうなったら発振するかというと、ある周波数が増幅器の出力から入力に同相（0度前後）でフィードバックされると、入力波が増え、それを（瞬間的に）繰り返すことにより、発振します。
　抵抗（ダンピング抵抗という）を入れると、そこでレベル的に落ちることと、Ｑが下がり共振周波数の帯域が広がるため利得自体も下がりますから、発振しにくくなります。
　発振回路の説明（わかりにくいけど）を参考に貼り付けておきます。
　等価回路的にこのような発振回路を形成しているということです。

参考URL：http://ja.wikipedia.org/wiki/%E7%99%BA%E6%8C%AF% …

この回答への補足

説明不足で申し訳ございません。
今考えている回路は負性抵抗のなかでもトンネルダイオードを用いた発振回路です。
ーーーートンネルダイオードーーーー
｜　　　　　　　　　　　　　　　　｜　　｜
電　　　　　　　　　　　　　　　　Ｃ　　Ｌ
源　　　　　　　　　　　　　　　　｜　　｜
｜　　　　　　　　　　　　　　　　｜　　｜
ーーーーーーーーーーーーーーーーー
抵抗は、ダイオードとＬＣ回路の間に挟みます。そうすることで、コイルについてくる浮遊容量などが原因となっている寄生発振を抑えます。　

補足日時：2007/02/28 08:53