Verilog HDLでの設計！？！？！？！？

Verilogを始めたばっかりの超初心者です。
Verilogでハードウェアの設計ができると言うのはわかるのですが、
論理構造を図にしてうまく１とか０とか出力されると
何がいいのでしょうか。
わかりやすくハードウェア設計について教えてくださいません
でしょうか。

宜しくお願い致します。

No.1 ベストアンサー 回答者： zwi 回答日時： 2007/10/30 22:32

質問の意図が分かりませんが、想像で答えてみます。

ＣＰＵは同時に１つの仕事しか出来ません(マルチコアならその数だけ並行)ですが、理論的にはＦＰＧＡは素子数の数だけ同時に動作させることが可能です。
ＣＰＵほど複雑な制御は困難ですが、同一のクロックで何倍も処理をさせることが可能なのです。
複雑な制御はＣＰＵに任せ、単純で速度を要求される仕事をＦＰＧＡ（ハード）が受け持つのが正しい使い方です。