NMOS-FET(エンハンスメント)

を使うときにソースとドレインを逆にしてもMOSの対称性から同じように思えるのですがどうでしょうか？
NPNトランジスタならばとてもできない話なので
疑わしいと思います。
実際はどうなのでしょうか？

No.1 ベストアンサー 回答者： i536 回答日時： 2003/10/29 20:23

NMOS-FETは推察されたとおり、通常、ソースとドレインを交換しても同じ特性です。

通常、ソースとドレインは同じ形状で、製造も同時に作製されます。
したがって、単体でNMOS-FET作製した場合、
どちらがソースかドレインか区別がつきません。
電圧をかける時点でどちらか一方をソースに自分で勝手に決めることになります。

一方、NPNトランジスタは拡散で動作しますので、
同じN型でもエミッタとコレクタとで濃度が異なる必要があり、交換可能ではありません。
また通常、エミッタとコレクタとで構造が異なり、
エミッタとコレクタとは同時に作製しません。

上で通常とい言葉を多用したのは、
実際にはいろいろな製造方法が可能なので例外もあるためです。

この回答への補足

ありがとうございます。
しかしNMOS-FETの記号の記述方法が非対称に表現されていますね。
あれはどうしてでしょうか？
会社によっては独自の表現方法を取っていると思いますが・・・

補足日時：2003/10/29 21:27

No.3 回答者： i536 回答日時： 2003/10/30 10:02

>しかしNMOS-FETの記号の記述方法が非対称に表現されていますね。

>あれはどうしてでしょうか？

＃１は、MOS-LSIに関する設計製造の経験から書いたものです。
単体のMOS-FETに関しては状況が異なるかもしれません。
以下は私の推測です、別の方の回答があればそちらを参考にねがいます

単体のNMOS-FETを基板表面に作る場合、
ソース・ドレイン間の漏れ電流を押さえる目的でソース領域とドレイン領域を同心円状に、
またチャンネル幅をできるだけ長くするためにチャンネルを櫛形状に形成すると思います。

上のような場合、２つのn型領域の形状は非対称となり、２つの領域の面積も一般に異なってきます。
したがって、基板に対するPN接合等による浮遊静電容量は２つのn型領域で異なることになります。
そこで、一般的には素子の周波数特性をよくするには、浮遊静電容量が
大きい面積の大きいほうをソースに決めます。

ご存知のとおり、NMOS-FETの端子は、ソース、ドレイン、ゲート、サブストレート(基板)の４つあります。
基板の電位をどうするかでNMOS-FETの特性は大きく変わります。

ところで、4つの端子を持つNMOS-FETを3端子のケースに納めるために、
サブストレートと一方のN型領域と電気的に接続した場合、これがソース端子になります。

一方、４端子のケースに、ソース、ドレイン、ゲート、サブストレートを分離して引き出した場合、
浮遊静電容量を無視すれば、ソース・ドレインは交換可能だと思います。
周波数特性を考慮する場合、浮遊静電容量がおおきい方をソースと決めると思います。

この回答へのお礼

詳しい説明ありがとうございました。
大いに参考になりました。

お礼日時：2003/10/30 12:48

No.2 回答者： gukky 回答日時： 2003/10/29 22:57

IC回路の中に使われるMOSFETの場合、ソースとドレインで構造(不純物物ノードやそのプロファイル)が異なるが場合がありますので、対象でない場合もあります。

記号の記述が非対称なのは、回路の動作を考えるときにどちらがソースでどちらがドレインであるかが一目でわかると理解しやすいためだと思います。
というのは、ゲート・ソース間電圧というのが動作を考える上で重要であり、どちらがソースであるかがわからないと回路構成より電圧関係からどちらがソースであるか考える手間が増えるからだと思います。
NPNトランジスタについては#1の方が答えていますので省略しますが、わざと逆にして使う場合もあります。