PUT、トライアックを用いた位相制御について質問です。 添付写真は交流電圧を全波整流し、PUTからパ

PUT、トライアックを用いた位相制御について質問です。
添付写真は交流電圧を全波整流し、PUTからパルストランスでトライアックGE間に電圧をかけると言う回路なのですが、なぜD1のダイオードを入れると負のパルスが発生するのでしょうか？
また、パルストランスとは何なのでしょうか？
詳しい方教えてください。

No.2 ベストアンサー 回答者： m-jiro 回答日時： 2016/04/01 10:27

>　なぜダイオードを入れると必ず正パルスが加わらないようにする事ができるのでしょうか？

Ｄ１のような一般のダイオードは一方向にしか電流を流しません。回路記号の三角形の方向にしか流れません。
この回路図で言えば　トラッアックのゲート　→　パルストランスの①端子　の方向です。
ということは①側が負電圧の場合です。
①側が正の電圧ではダイオードは逆向きの電圧が加わることになり、電流は流れません。
すなわちトライアックのゲートには正の電圧は加わらなくなります。

ダイオードの詳しい特性についてはnetにいくらでもあるので検索してください。
例えば、　　http://www.infonet.co.jp/ueyama/ip/glossary/diod …　をどうぞ。

この回答へのお礼

お礼が遅くなり申し訳ありません。
ダイオードの一方通行の特性を利用したものなのですね。
勉強になりました。
ありがとうございます。

お礼日時：2016/04/05 12:45

No.1 回答者： m-jiro 回答日時： 2016/03/31 12:13

負のパルスを発生させるためのものではなく、正のパルスでトリガーさせないためのもの。

トライアックにはトリガモードが４つがありますが、第Ⅳモードは感度が低いため使いません。
（第ⅣモードとはＴ２電極が負でゲートを正電圧でトリガさせる状態）
このためＴ２の正負にかかわらずゲートは負電圧でトリガさせます。必ずそうなるよう正パルスが加わらないようにするのがＤ１の役目。

ＰＵＴが導通したタイミングでゲートには負のパルスが発生するようにするはずなのですが、添付図の波形図は正負が逆のように思えます。先に強い負パルスが出て（これでトリガする）、遅れて正の弱いパルス（これは使わない）が出るはず。

パルストランスは外観は小型の低周波用のトランスと変わりません。ＰＵＴで発生した急峻なパルスが伝達するため鉄心はフェライトのこともあります。巻線比は一般に１：１です。一次側と二次側の耐電圧が強力になっています。

製品の例です。　　http://www.nihon-pulse.co.jp/products/trance/

この回答へのお礼

ご回答ありがとうございます、分からない所があるのですが、負電圧でトリガさせなければならないのは、理解できたのですが、なぜダイオードを入れると必ず正パルスが加わらないようにする事ができるのでしょうか？
どういう原理でそうなるのか、ご教授頂きたいです。
お時間ある時で結構ですので宜しくお願い致します。

お礼日時：2016/03/31 23:25