逓倍回路？

私は今ＶＨＤＬの勉強をしておりＣｙｃｌｏｎｅで手始めに簡単なカウンターを作っておりますが周波数を数倍にしたい（逓倍回路？）のですが、どうしたらよいのでしょうか。ちなみにアルテラ社のＱｕａｒｔｕｓIIを使用しております。自分は初心者ですが、難しいご説明（自分にしてみればですが）でも、何とかそこから勉強して回路を作っていきたいと思ってます。どんなことでも構いませんのでどうぞよろしくお願いします。

No.1 回答者： xcode_15 回答日時： 2008/01/24 14:15

アルテラ社のＱｕａｒｔｕｓIIは、使ったことないですが、設計にあたっての考え方だけ申し上げます。

逓倍回路と言いましても、clockを、D-FFなどで分周回路の塊と思って下さい。気を付けないといけないのは、多くのＦＰＧＡは、同期式のＦＦで分周させる回路になりそうです。

出力される周波数は、clock ,1/2, 1/4, 1/8,.....................といった具合になります。

この回答へのお礼

さっそくのお回答ありがとうございます。
分周ですか‥　周波数は下げることしかできないって
ことですよね？

お礼日時：2008/01/24 14:30

No.2 回答者： xcode_15 回答日時： 2008/01/24 15:18

#1です。

何を勘違いしたか、逆のことを書いてしまった。失礼しました。
ＰＬＬなどの回路のように帰還をかけると、逓倍出来るようです。

下記の記事では、帰還を掛けずに逓倍出来るとあります。
http://www.kmt-iri.go.jp/kankou/sangaku/2003/pdf …

この回答へのお礼

ありがとうございます。
参考にさせてもらいます。

お礼日時：2008/01/24 15:32

No.3 回答者： Tacosan 回答日時： 2008/01/24 16:47

あ～, 周波数逓倍は #2 で引用されてる記事が基本でしょうね.

普通は PLL のような閉ループにするんですが, これははっきりいって「原発振器の周波数安定性が高くない」からです. そのため, phase comparator を使って位相差を検出し, 原発振器である VFO にフィードバックして周波数を安定化しています. もともと周波数が安定している原発振器を使えばフィードバックは不要なはずです.