ハードウェア記述言語について。 ゲートレベル設計とRTL設計の違いはなんですか？

ハードウェア記述言語について。
ゲートレベル設計とRTL設計の違いはなんですか？

質問者からの補足コメント

• プログラムの動作時間などに差はあるのですか？

    補足日時：2020/12/06 16:49

No.3 ベストアンサー 回答者： varietyknowledge 回答日時： 2020/12/06 19:28

>プログラムの動作時間などに差はあるのですか？

動作時間に差が出るというより、より高精度にLSIを設計することができる。
というか、RTLは内部でゲートレベルに変換される。

ゲートレベル設計は、簡単ではないが、RTLからの変換がない分、変換による無駄な回路の発生がないため、より小さい面積でLSI設計が可能になる。

LSIの設計はRTLやゲートレベルの設計で終わりではない。
ゲートレベルは更にトランジスタレベルにまで変換され、トランジスタや回路配線の物理特性（構造、配線長、配線幅、抵抗、インダクタ、キャパシタ、ノイズ等）を考慮した動作シミュレーションが行われる。
そのシミュレーション結果で想定した動作にならない、もしくは動きは正しくても想定時間内に動作しない場合、おかしい箇所の修正を行う。

設計以降は、想定範囲内で動作するまでシミュレーション→修正の繰り返しになる。

No.2 回答者： spookyaction 回答日時： 2020/12/06 18:32

RTL設計は、if文、forループ、case文などを使ってプログラムのようにしてハードウェアの動作を記述する手法です。

ゲートレベル設計は、セルと呼ばれる論理の最小単位（AND、OR、XORなど）を組み合わせて論理を記述する手法。
両方を混在させることもできます。

プログラムの動作時間というのが何を指しているのかわからないけど、論理シミュレーションにかかる時間ということであれば、RTLのほうが断然速いし、デバッグもし易い。現在主流のイベントドリブン型のシミュレータのほとんどは、VerilogやVHDLなどのハードウェア記述言語で書かれたRTLを念頭に開発されたものです。

No.1 回答者： varietyknowledge 回答日時： 2020/12/05 23:48

簡単に言えば、以下の通り。

RTL設計：プログラミングライクな記述でLSIを設計

ゲートレベル設計：AND/OR/NOT等の論理回路とフリップフロップ回路という単位で記述してLSIを設計

RTLは基本設計、ゲートレベルは詳細設計に該当する。
上記はLSIをカスタム設計する場合の話。

FPGAの場合、ゲートレベルはすでにハードウェアとして出来上がっているため、RTL設計のみになる。