高周波の遅延回路

80～160MHｚの3.3Vの信号（PFMのようなもの）を70ns程度遅延したいのですが、電子回路で組めるでしょうか？
できれば遅延時間を可変できるとありがたいです。

現在は同軸ケーブルを10ｍ以上ぐるぐる巻いてディレイしています。
遅延時間を変えたいときは2mくらいの短いケーブルを入れたり外したりする泥臭い方法でやっています。

PFMのようなものと書きましたが、実際には正弦波がFM変調された信号をゼロクロスで0V/3.3Vに切り替えたものなのですが、最終的には立ち上がりエッジしか使いませんので立ち上がりタイミングさえ合っていればいいです。

よろしくお願いします。

No.3 ベストアンサー 回答者： 178-tall 回答日時： 2013/01/10 11:41

>立ち上がりがちょっと時間がかかるのがタイミングにどう影響するか微妙なところですが …

…確かに。

前稿のメーカーは単に、下記の参考 URL のトップでした。
も少し可用バンドの広いものもありそうです。


　　

参考URL：http://www.indexpro.co.jp/search/search-ctg.asp? …

この回答への補足

リンク先にいろいろなタイプが載っていて参考になりましたので、ベストアンサーにさせていただきます。

補足日時：2013/02/26 16:41

この回答へのお礼

なるほどいろいろありますね。
LC型をコンパクトにしたタイプのほかに、同軸を巻いただけのものも市販されてるんですね(笑)

LC型の場合、遅延時間を長くすると立ち上がりも比例して長くなる(通過帯域が小さくなる)のは原理的にきまっていることなのでしょうか？
-3dB通過帯域が160MHzの場合、遅延時間12ns程度になってしまうようなのですが・・・

お礼日時：2013/01/11 13:39

No.5 回答者： tance 回答日時： 2013/01/15 12:55

再度 No.2 tanceです。

小型が主目的で分解能が5nsecなら適当なCMOSゲートの組み合わせでできそうですね。
たとえば、TC74VCXH162827Fのひとつひとつのバッファをディレイ素子と見立てて、
バッファを通すパスと通さないパスをTC74VCX08Fなどで切り替えるようにすれば
できます。最低ディレイ時間があまり短くできませんが、可変範囲が許されれば
コンパクトに作れます。

汎用CMOSゲートと言っても数nsecを問題にする回路ですから、万能基板で手作りする
場合には配線に注意が必要です。GNDプレーンを用意してパスコンなどをそれに
落とします。

配線量はありますが、同じ回路の繰り返しなので、製造は思うより大変ではないと思います。
特に、遅延時間を頻繁に変えることが無いのであれば、AND ゲートの数を大幅に
減らせます。（可変範囲を狭くする）

この回答へのお礼

CMOSゲートで作れれば比較的簡単にできそうですね。
少し考えてみます。

お礼日時：2013/02/26 16:39

No.4 回答者： 178-tall 回答日時： 2013/01/11 18:34

>LC型の場合、遅延時間を長くすると立ち上がりも比例して長くなる(通過帯域が小さくなる)のは原理的にきまっていることなのでしょうか？

最も簡単なのは、π形の C - L - C を多段接続する構成例でしょうか。

1 段あたりの遅延量は、1 段の 3 dB ダウンカットオフ周波数を fc (GHz) として、0.37 ns/fc 程度。
fc = 160 MHz = 0.16 GHz なら 2.3 ns ほどに当たる。

同一π形で段数を増やしていくのは作りやすいけど、カットオフ周波数が低くなっていく。
そのため、遅延量の概算は難しくなります。(いろいろノウハウはありそう)

　　

この回答へのお礼

C - L - C だと、どうしてもカットオフされてしまうのですね。

お礼日時：2013/02/26 16:34

No.2 回答者： tance 回答日時： 2013/01/09 08:37

分解能はどのくらい必要なのでしょうか。

それによってはDAコンバータ的な発想で実現できるかもしれません。

例えば、ディレイ時間の分解能が1nsecで良いとすると、概算ですが、
20cm
40cm
80cm
1.6m
3.2m
6.4m
の同軸ケーブルを用意し、同軸リレーでつなぎ替えると、約1nsec単位で最大63nsecまで可変できます。

意外とお金がかかりますが、再現性は良いし、どんな信号も通ります。

この回答へのお礼

提案ありがとうございます。
遅延時間の調整の分解能としては同軸1m程度（=5ns）あれば十分です。
同軸リレーというものもあるんですね。
ただ、このためだけに使うにはやっぱり高いですね。

あと、どちらかというと可変にしたいというより、小型化したいというほうが優先でした。
可変は最初の調整時だけの話なのでそんなに必要ありません。

お礼日時：2013/01/10 23:27

No.1 回答者： 178-tall 回答日時： 2013/01/08 19:57

>…同軸ケーブルを10ｍ以上ぐるぐる巻いてディレイしています。

…

80～160MH にて「70 ns 程度遅延」は結構おおきな遅延量です。
同軸ケーブルに換わるものだとπ型 LC などですけど、数十段は要する勘定。

メーカーものですが、参考 URL の「パッシブ・ディレイ・ライン」などいかが？

　　　

参考URL：http://www.jpc-inc.co.jp/products/list/delay/ind …

この回答へのお礼

ありがとうございます。
>「パッシブ・ディレイ・ライン」
なるほど便利なものがあるんですね。立ち上がりがちょっと時間がかかるのがタイミングにどう影響するか微妙なところですが、検討してみます。

お礼日時：2013/01/09 23:31