トランジスタの差動回路について

バイポーラ型トランジスタに興味を持ち、理解を深めるために勉強を始めました。
※学生時代に習ったものは、初歩の電気知識(電圧・電流・直列・並列・分圧）、オームの法則、キルヒホッフの法則くらいしか覚えていません。

今現在、トランジスタ1個でのNPNエミッタ共通(電流帰還バイアス)回路までは書籍などで学習しました。
※理解しているつもりですが、この後の質問内容を考えると理解しているつもりになっているだけかもしれませんし、PNPに関しては使い所と言うか、使う意味すらよくわかりません。

前置きが長くなりましたが、質問内容はトランジスタの差動増幅回路についてきちんと理解した上で、ブレッドボードやLTspiceで回路を作りたいのですが、実際に本に載っていた回路をLTspiceで作成し波形を見ても良いのかダメなのかすらわかりません。
そもそも、差動回路の全体の流れ(作動順序)がよくわかりません。
ですので、『まず、○○に電流が流れて～』といった具合に、素人でもわかる内容で一連の動作の流れを教えてもらえませんか。

そして、もう1点の質問なのですが、下記画像の波形についてですが、INでは0Vを基準にV1の設定通りに正弦波？が流れているのに、なぜOUTでは四角っぽい波形になっているのですか？
見た感じでは、INよりもOUTの波形の方が大きいのでひとまず増幅は出来ていると解釈して良いのか、それとも全く違う事を指しているのかもわかりません。
そして、NPNのエミッタ部分(E)の波形は+と-で形が違うのは何故ですか？

【参考画像】http://i.imgur.com/Eh7KniX.jpg

一度に多くの質問で申し訳ありませんが、よろしくお願いします。

質問者からの補足コメント

• 差動回路の流れ（動作順）については、参考画像の回路図で説明していただけると助かります。

    補足日時：2015/08/30 22:32

No.3 ベストアンサー 回答者： xpopo 回答日時： 2015/09/01 22:56

回答NO.1です。

NO.1への回答のお礼ありがとうございました。
回答のお礼のコメントについて以下にコメントいたします。

＞例えば入力信号を変えずに飽和させない為にはどこを変更すれば良いのか疑問がでてきました。

コメント＞＞基本的にこの差動増幅器のゲインは11倍なので、１V（0-p）の入力信号に対しては出力は11V(0-p)になりますから出力は　peak　to　peak　で22V（ｐ－ｐ）になります。しかし、電源は９Vなので足りないわけです。電源は出力の22V（ｐ－ｐ）以上あれば飽和しないわけですから、ぎりぎりで２２Vあればよいことになります。
　しかし、この回路は出力を下げる方向は抵抗R7の2.2kΩにより下げられるため、この2.2kΩで帰還抵抗のR5(10KΩ）とR6(1KΩ）から電流を引き出す動作になりますので、完全にGNDレベルまでは下げられません。結果、電源は少し余裕を見て26V程度あればよいことになります。
　電源が９Vから26Vに変更されると差動対の共通エミッタの動作電圧も４Vから12Vへ増加しますのでそのままだと共通エミッタ電流が3倍になってしまいまずいので共通エミッタ抵抗のR4を10kΩから30kΩに変更します。
　これらの変更を行った結果の回路とシミュレーション結果をこちら（http://yahoo.jp/box/hDS2z1）に載せておきますので確認してください。

＞また、Q３については今日気付いたのですが、これもエミッタ共通回路なのかな？と考えております。ただ、これだとQ1のIcとQ3のエミッタからベースに流れ出る電流がぶつかる＝流れ出れない為、Q3って動作出来るの？？と悩んでいます。

コメント＞＞Q3はエミッタ共通回路です。Q3のベースはQ1のICの一部の電流（抵抗R3(7.5KΩ)にもICの一部の電流が流れるので）が流れます。電流の方向はQ3のエミッタからベースの方向になるベース電流ですので「電流がぶつかる＝流れ出れない」ということにはなりません。ですからちゃんと動作します。

この回答へのお礼

具体的かつ、私のレベルでもわかる内容でご説明いただきありがとうございます。

おかげさまで、また理解を深める為の課題が見つかり、今はLTspiceでQ3のIcを変更させたりして波形の変化を楽しんでいます。
また、PNPトランジスタについても完璧ではありませんが、少し扱い方が解りつつあります。
これも重ねてお礼申し上げます。

差動回路(特に任意の増幅率)を完全に扱えるようになるにはもう少し時間がかかりますが、今は電卓片手に流れる(流したい)電流を決め、その通りにLTspiceが示してくれた時は大きな達成感があり楽しいです。

こちらの回答や書籍にある説明を読まなくとも差動回路の動作を一通り扱えるようになったら、更に付加回路を加えてみたりします。

解りやすいご説明や、検証結果画像の作成など、本当にありがとうございます。

お礼日時：2015/09/01 23:41

No.2 回答者： xpopo 回答日時： 2015/08/31 22:05

回答NO.1です。

補足コメントありがとうございます。

では、参考画像の回路図で説明しましょう。ここで説明のために同じ回路を説明用に少し記号などを追加し、シミュレーション結果も含めてこちら（http://yahoo.jp/box/60JEz4）にアップした図で以下に説明してゆきます。

　まず、前回の回答で出力が飽和しているために出力波形が四角くなっている、と説明しました。
出力が飽和しないように入力信号V1の振幅を1/10の　0.1V　に小さくしてシミュレーションし直してあります。結果は左側に示してあります。

　次にまず、入力信号が０の状態から説明します。
R1とR2の分圧回路で差動対のQ1のベース（NONINV端子）に電源電圧の1/2、すなわち4.5Vを与えられます。この状態で、仮に差動対の反対側の入力Q2のベース（INV端子）の電圧がNONINV端子の電圧　Vnoninv（4.5V)　より低いとします。するとQ1のエミッタ電流が増え、Q2のエミッタ電流は減少します。Q1のエミッタ電流が増えるとQ1のコレクタ電流も増えます。（コレクタ電流はほぼエミッタ電流に等しい）
　Q1のコレクタ電流が増えると抵抗R3とPNPトランジスタQ3のベース電流も増えます。Q3のベース電流IB(Q3)が増えればQ3のコレクタ電流IC(Q3）はQ3の直流増幅率をｈFE（Q3)とすれば、

　IC(Q3)＝IB(Q3)×ｈFE（Q3)　　　　(1)

の関係に従ってIC(Q3)が増えます。IC(Q3）は抵抗R7と抵抗R5、R6、C3の直列回路に流れますのでQ3のコレクタ電圧OUT_DCは上昇します。差動対の入力電圧差から出力OUT_DCまでの増幅率は概略56dB（630倍）もありますのでQ3のコレクタ電圧OUT_DCの上昇は差動対の電圧差がちょっとでも大きいと大きく上昇します。
　その結果Q2のベース電圧Vinvは大きく上昇します。
　最終的にQ1とQ2の差動対のお互いのベース間の電圧差が最小になる電圧にQ3のコレクタ電圧OUT_DCは落ち着きます。つまりQ2のベース電圧VinvがVnoninvにほぼ等しい電圧、つまり、4.5Vに落ち着きます。

　次に、この状態で、入力信号をINに入力すると信号はQ1のベースへコンデンサC1を通ってそのAC成分だけが加えられます。結果、GNDを中心にして振れていた入力信号はQ1のベースでは4.5Vを中心にして振れる信号になります。シミュレーション結果のV(noninv)波形で確認できます。
　この差動増幅器はVinvがV(noninv)に追従するように動作します。そしてV(noninv)は出力OUT_DCの電圧を抵抗R5(10kΩ）とR6(1kΩ）で分圧されてますので出力OUT_DCの電圧Vout_dcとVinvの関係は
　　　Vinv=Vout_dc×｛R6／（R5+R6)｝　(2)

で表されますから、この式からVout_dcは

　　　Vout_dc＝Vinv×（１＋R5/R6)　　　(3)

と求められます。ここでVinvはVnoninvに追従するので、Vinv=Vnoninvの関係が成立しますので
式(3)は

　　　Vout_dc＝Vinv×（１＋R5/R6)＝Vnoninv×（１＋R5/R6)　　(4)

と書き換えられます。

　　　式(4)から入力INVから出力OUT_DCまでのゲインGｖは

　　　Gv=Vout_dc／Vnoninv＝１＋R5/R6　　(5)

と求められます。この式(5)にR5=10kΩ、R6＝1kΩを代入してゲインGvは

　　　Gv=1＋10＝11倍　→　20log11＝20.8ｄB

となります。
尚、出力OUT_DCは4.5Vを中心に振れる正弦波になります。シミュレーション結果のV(out_dc)を参照ください。

以上が動作の概略です。どこまで詳しく説明してよいか分かりませんでしたのでとりあえずこんなレベルで説明しましたが、わからない部分が多分あると思いますので補足で質問してください。

No.1 回答者： xpopo 回答日時： 2015/08/30 23:55

＞まず、○○に電流が流れて～』といった具合に、素人でもわかる内容で一連の動作の流れを教えてもらえませんか。

回答＞＞回路は参考画像の回路についてですか？

＞下記画像の波形についてですが、INでは0Vを基準にV1の設定通りに正弦波？が流れているのに、なぜOUTでは四角っぽい波形になっているのですか？
＞見た感じでは、INよりもOUTの波形の方が大きいのでひとまず増幅は出来ていると解釈して良いのか、それとも全く違う事を指しているのかもわかりません。

回答＞＞まず、INと差動対のQ1のベースの間にコンデンサC1(10uF)が入ってるのと、Q1のベースには電源９Vを抵抗R1（22kΩ）とR2（22kΩ）で分圧された電圧（９Vの半分の４．５V)が印加されてます。Q1のベースの電圧は4.5Vを中心に振れる正弦波になります。C1が無ければ0Vを基準にV1の設定通りに正弦波がQ1ベースに加えられますがC1で信号のAC成分だけがQ1ベースに伝わります。
　出力が四角っぽい波形になっているのは入力信号の振幅が大きすぎるために出力が飽和（電源以上の電圧を出そうと動作してるが電源以上の電圧は出せないので頭がつぶされた状態）の波形になるわけです。LTspiceを使ってるならば入力信号の振幅を1/10くらいの値にしてシミュレーションしてみれば出力にきれいな正弦波が現れるのを確認できますので試してみてください。

＞そして、NPNのエミッタ部分(E)の波形は+と-で形が違うのは何故ですか？

回答＞＞Eには差動対のQ1とQ2のベース電圧のどちらか大きいほうの電圧からVBE（約0.7V)を引いた電圧が常に発生するように動作します。LTspiceでQ1とQ2のベースとE点の電圧をシミュレーション確認してみればわかります。

この回答へのお礼

わかりやすい説明で助かりました。
LTspiceにて試したところ、確かに入力信号を1/10などにしてみると、きちんと波形が表示されました。
これはこれで一歩前進して喜ばしいのですが、そうなると欲が出てきて、例えば入力信号を変えずに飽和させない為にはどこを変更すれば良いのか疑問がでてきました。
まだ、その答えは見つかっていませんが、とりあえずはエミッタ共通回路同様にReの数値を変更することにより増幅率の影響が出るのだけはLTspiceの波形にて確認できました。
また、Q３については今日気付いたのですが、これもエミッタ共通回路なのかな？と考えております。ただ、これだとQ1のIcとQ3のエミッタからベースに流れ出る電流がぶつかる＝流れ出れない為、Q3って動作出来るの？？と悩んでいます。
とり急ぎ、報告はここまでになりますが、ご教示いただきましてありがとうございました。

お礼日時：2015/08/31 21:40