FPGA 電源OFF時の入力保護

SPARTAN6

電源OFF時、入力に信号がある場合です。

仕様では、PCIについては、以下の規定があります

VCCO + 0.5

PCI以外は、4.0

ということは、電源OFF時、VCCO = 0V時、入力ピンに、信号の電圧（例、3.3V）があっても破壊しないのでしょうか

強い電流の信号、ダイレクトに電源とか、

質問者からの補足コメント

• 回答有難う御座います
  >入力保護用ダイオード
  
  SPARTAN６は、これが通常と違うということらしい
  他のVIRTEXの仕様などは、
  VCCO + 0.5
  
  これが、通常の入力保護用ダイオードが有る場合の仕様です
  
  ところが、単に、4.0V
  
  と規定されている
  つまり、電源条件に依存しない=電源OFFでも、入力に4Vまでを印加できる仕様になっています
  
  そこで、ダイレクトに強い信号（電源直）をいれても良いのでしょうか
  というのが質問です

  No.2の回答に寄せられた補足コメントです。 補足日時：2016/12/13 13:10

• 回答有難う御座います
  >入力保護用ダイオード
  
  SPARTAN６は、これが通常と違うということらしい
  他のVIRTEXの仕様などは、
  VCCO + 0.5
  
  これが、通常の入力保護用ダイオードが有る場合の仕様です
  
  ところが、単に、4.0V
  
  と規定されている
  つまり、電源条件に依存しない=電源OFFでも、入力に4Vまでを印加できる仕様になっています
  
  そこで、ダイレクトに強い信号（電源直）をいれても良いのでしょうか
  というのが質問です

  No.1の回答に寄せられた補足コメントです。 補足日時：2016/12/13 13:11

No.2 回答者： isoworld 回答日時： 2016/12/13 09:13

回答Ｎｏ．１にあるように、ＣＭＯＳデバイスにはふつうは入力保護用ダイオードが内部に組み込まれていますから、エネルギーが強くない過電圧（微弱な静電気など）がほんの一瞬加わっても損傷しないものです。

ですが、その入力保護用ダイオードを損傷させるような電流が入力に加わると、ＣＭＯＳデバイスはダメージを受けます。
なので、大きな電流の信号が入力に加わる可能性があるときは、回答Ｎｏ．１にあるように、電流を制限する抵抗を入力に入れるか、入力⇒電源、GND⇒入力の向きに入力保護用ダイオードを追加で外付けします。

No.1 回答者： nao4230 回答日時： 2016/12/13 00:06

FPGAに限らずCMOSデバイスには入力ｰ電源、GND-入力間に保護ダイオードがあります。

電源オフ、入力ありの
の状態が長時間続くと前者が導通して最悪の場合デバイスが破損します。ですので電源オフの時は入力はLow
レベルにすべきです。
入力に抵抗を入れておけば導通の際の電流が制限されるます。また、信号が反射して入力＞電源電圧、あるいは
入力＜GNDとなるも避ける必要があります。信号の送信端に抵抗を入れておけば、これを防ぐことができます。