高抵抗での信号遅れ(進み)について

反転増幅回路などで、高い抵抗値の抵抗(数百MΩ～数十GΩ)を用いた場合、信号の遅れや進み(位相ずれ)はあるのでしょうか。
理論的にはないのだと思っていたのですが、実際に計測すると出力電圧信号に位相ずれがあります。

なぜ、このような位相ずれが起こるのでしょうか。その原因を教えていただきたいです。
また、式でかける場合はそちらも併せて教えていただけると助かります。

どなたか詳しい方、回答よろしくお願いいたします。

質問者からの補足コメント

• 詳細なご説明ありがとうございます。
  加えて、位相ズレの式の導出の仕方も教えていただけないでしょうか。
  よろしくお願いいたします。

  No.3の回答に寄せられた補足コメントです。 補足日時：2016/08/07 16:03

• 教えていただきたかったのは
  位相ズレ ＝ arctan( R ÷ Xc )
  の式の導出のことです。言葉足らず、説明不足ですみませんでした。
  
  よろしくお願いいたします。

  No.4の回答に寄せられた補足コメントです。 補足日時：2016/08/09 12:52

No.3 ベストアンサー 回答者： m-jiro 回答日時： 2016/08/07 15:04

位相ズレの原因は静電容量でしょう。

たとえば 1GΩ の抵抗器と並列に 0.01PF の静電容量があったとします。時定数は10μSecになり、16KHz で 45° の位相差を生じることになります。同時にゲインも理論値から離れます。
　位相ズレ ＝ arctan( R ÷ Xc )　　で計算できます。
実際に部品の電極間にはこの程度の静電容量は存在するでしょう。配線の線間にもICの電極間にも存在します。この頃はチップ部品が主流ですがサイズが小さくなった分、電極間容量は増えたのではないでしょうか。
オペアンプの周波数特性も影響します。周波数が高いほど遅れは大きくなるので高い周波数を扱うなら帯域幅(GB積)の大きなものが必要です。
位相ずれを小さくするなら回路のインピーダンスをあまり高くしない、つまり高抵抗を使わないことです。超高インピーダンスの信号を扱うのなら入口をボルテージホロワで受けるようにし、以降のゲイン抵抗は扱う周波数にもよりますがせいぜい1MΩ程度までにするのがよいでしょう。

No.6 回答者： m-jiro 回答日時： 2016/08/10 16:03

すいません、補足に気付かなかったので返事が遅くなってしまいました。

位相ズレの計算ですが、ＲＣ回路の伝達関数としてあちこちで解説してあるので、ここではローパス型のRC回路についてのみ小生の解釈で記します。

添付図の回路で、出力電圧 eo は、
eo ＝ [ 1/jωC ／ (R＋1/jωC ) ] ei ＝ [ 1／(1＋jωCR ) ] ei　　　①
この大きさのみ考えれば　Eo ＝ [ 1／√( 1＋(ωCR)^2 ) ] Ei　　　②
これをグラフにしたものが添付図の右下のグラフ。
ωCR＝1 となる周波数をカットオフ周波数 fc といい、ここで eo は 3dB 下がる。

抵抗に生じる電圧erは　er＝ei－eo＝[ jωCR ／(1＋jωCR ) ] ei　　③
この大きさは　Er ＝ [ ωCR／√( 1＋(ωCR)^2 ) ] Ei　　　　　　④
位相特性は　φ＝arctan(Er／Eo) 　②④を代入して　φ＝arctan(ωCR)　　⑤
添付図の右上が位相特性のグラフ。
周波数が低いと遅れはゼロ。すなわち出力は入力と同位相。
周波数が高くなるにつれて遅れ、カットオフ点で45ﾟ遅れる。
非常に高い周波数では 90ﾟ 遅れる。

前回、位相ズレ ＝ arctan( R ÷ Xc )　と書きましたが、Xc＝1／ωC ですから、⑤と同じことです。

ところでお尋ねの高抵抗回路ではコンデンサとして存在するのは浮遊容量といわれるものです。すなわち配線や部品間に寄生的に存在する静電容量で、設計者としては存在して欲しくないものです。抵抗値が高いと1PFにも満たない僅かなものも影響してきます。
実際の製品でどことどこの間に何PFあるのかを知るのは不可能ですし、設計の段階で予め推定しておくことも難しいでしょう。乱暴な言い方になりますが組み立ててみて初めてわかるということです。
どうしても位相遅れが気になるのでしたら位相を進める要素を組込んで補正するという方法もあります。

この回答へのお礼

詳しく書いていただき、ありがとうございます。
回路について勉強しだしたばかりで、わからないことだらけです。
もっと勉強していきます。
ありがとうございました。

お礼日時：2016/08/11 17:22

No.5 回答者： isoworld 回答日時： 2016/08/08 16:53

既に回答Ｎｏ．１などで説明があるように、その高抵抗Ｒと周辺の回路によって出来るストレイキャパシタンスＣ（浮遊容量、回路の出来具合にもよりますが、1pFくらいはあっても不思議ではない）によるＲＣのローパスフィルターなどが現実に出来ますから、これによって信号伝達の遅延や位相の遅れが発生します。

どんな特殊な事情がある回路かは知りませんが、私の回路設計の長い経験からしても数百MΩ～数十GΩのような抵抗は使ったことがありません。これくらいの高抵抗になると、湿気や僅かな汚れなどによって抵抗値が変わってきます。安定な抵抗値を保つだけで、それなりの技術が要ります。

この回答へのお礼

そんなにシビアなんですか。
抵抗値を検討してみます。
ありがとうございました。

お礼日時：2016/08/11 17:19

No.4 回答者： m-jiro 回答日時： 2016/08/08 00:30

>　位相ズレの式の導出の仕方も教えていただけないでしょうか。

回路定数から推定する方法でしょうか？
それなら無理ですね。
浮遊容量の値がわかっていないので計算は不可能です。抵抗の電極間に存在する静電容量、ある配線と別の配線との間の静電容量、ICの電極間の静電容量等がわかっていないと無理です。それぞれが 1PF にも満たないような微小な値ですから市販の静電容量計では測定できません。
一般には数10PFが存在していても問題ないように回路のインピーダンスは低目にしますが、本件はギガΩと高いので僅かな容量が影響します。

回路が完成していればオシロスコープで入力と出力の波形を比較すれば位相ずれはわかりますね。信号周波数を高くしていくとずれの量は大きくなり、ゲインも下がります。

No.2 回答者： yhr2 回答日時： 2016/08/07 14:03

No.1です。

少し補足。

回路そのものの直流抵抗が大きければ、相対的に「回路とアースとの間の静電世量」によって形成される「バイパス」インピーダンスが小さくなりますから、回路からアースに「漏れ出て行く」高周波成分が増えるということになります。

No.1 回答者： yhr2 回答日時： 2016/08/07 13:58

純粋に理論的にはありませんが、現実には「配線とアースとの間の静電容量」とか「配線間の静電容量」とか「回路と人との間の静電容量」とか、「配線のルートによる自己誘導」「配線間の相互誘導」などがあります。

　一般的には高周波ほど影響を受けやすくなります。

　抵抗値と直列、並列にこういった「コイル」や「コンデンサー」があるものとして「簡易的に模擬」することはできても、定量的にきちんと評価するのは難しいでしょう。だから「ノイズ」は厄介なのです。

この回答へのお礼

ありがとうございます。
ノイズの勉強をさらにしていきます。

お礼日時：2016/08/11 17:17