![](http://oshiete.xgoo.jp/images/v2/pc/qa/question_title.png?e8efa67)
A 回答 (3件)
- 最新から表示
- 回答順に表示
No.3
- 回答日時:
あ~, 周波数逓倍は #2 で引用されてる記事が基本でしょうね.
普通は PLL のような閉ループにするんですが, これははっきりいって「原発振器の周波数安定性が高くない」からです. そのため, phase comparator を使って位相差を検出し, 原発振器である VFO にフィードバックして周波数を安定化しています. もともと周波数が安定している原発振器を使えばフィードバックは不要なはずです.
![](http://oshiete.xgoo.jp/images/v2/common/profile/M/noimageicon_setting_08.png?e8efa67)
No.2
- 回答日時:
#1です。
何を勘違いしたか、逆のことを書いてしまった。失礼しました。
PLLなどの回路のように帰還をかけると、逓倍出来るようです。
下記の記事では、帰還を掛けずに逓倍出来るとあります。
http://www.kmt-iri.go.jp/kankou/sangaku/2003/pdf …
![](http://oshiete.xgoo.jp/images/v2/common/profile/M/noimageicon_setting_08.png?e8efa67)
No.1
- 回答日時:
アルテラ社のQuartusIIは、使ったことないですが、設計にあたっての考え方だけ申し上げます。
逓倍回路と言いましても、clockを、D-FFなどで分周回路の塊と思って下さい。気を付けないといけないのは、多くのFPGAは、同期式のFFで分周させる回路になりそうです。
出力される周波数は、clock ,1/2, 1/4, 1/8,.....................といった具合になります。
お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!
このQ&Aを見た人はこんなQ&Aも見ています
関連するカテゴリからQ&Aを探す
おすすめ情報
このQ&Aを見た人がよく見るQ&A
デイリーランキングこのカテゴリの人気デイリーQ&Aランキング
マンスリーランキングこのカテゴリの人気マンスリーQ&Aランキング
おすすめ情報