論理回路を用いた擬似乱数出力回路

ttp://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap8/
このサイトの「除算回路」を実現して乱数回路を作ったのですが、

M系列の式って「Xn = Xn-p　xor　Xn-q」ですよね？
ttp://shika.aist-nara.ac.jp/member/takesh-n/cdma/mseq-gene.html
ここの最初の回路で、出力を(5)とすると、
X(5-1) xor X(5-4)　　で、(1)と(4)のXORと思うのですが、何故(4)と(2)なのでしょうか？

それと、一番↑のアドレスの除算回路設計をM系列の式を用いて解説お願いします
実際、擬似乱数の出力結果にはなりましたが、なぜあのような回路になるのかがわかりません
変なところからXORが伸びているようにしか見えません

No.2 回答者： Jirorian 回答日時： 2006/02/07 23:03

M系列の式は「Xn = Xn-p　xor　Xn-q」というのはおかしいです。

ｐとｑはどうやって求めますか？
3ビット、4ビットのM系列ではうまくいくと思いますが、
その方法では8ビットのM系列は絶対に作成できないと思いますよ。

まずM系列を理解するにはガロア体を理解しないといけません。

＞X(5-1) xor X(5-4)　　で、(1)と(4)のXORと思うのですが、何故(4)と(2)なのでしょうか？

あなたの言うようにXORを設置した場合、この回路の既約多項式はx^4+x^3+1=0となります。これはれっきとした既約多項式ですので乱数を発します。

しかし、このHPでは原始多項式x^4+x+1を用いています。普通は原始多項式を用います。

ｎビットのM系列の場合、GF(2^n)の要素をべき表現すると、0,1,a,a^2....a^(n-2)とできます。
これをn次の既約多項式で割った商はn-1次になります。
このベクトル表現の係数がM系列の出力の要素です。

参考URL：http://www.ie.u-ryukyu.ac.jp/~wada/vhdl/GaloisFi …

No.1 回答者： noname#20666 回答日時： 2006/02/04 17:12

X(5-1) xor X(5-4) となってるので

（４）と（１）になってると思うのですが
・・・