14進カウンタの設計について

「７４００を２個、７４９３を１個使って１４進カウンタを作れという課題」が出たのですが、わからない点がいくつかあります。
ほとんど直接１４進カウンタの設計には関係ないですが、

１．テキストにSN７４９３を用いたn=１５進カウンタの設計例が載っているのですが、
１ピンと１２ピン（INPUT A と Q A）を接続すると最大n=１６の構成になると書いてあるのですが、２進カウンタ部の出力と８進カウンタ部の入力を接続するとなんで最大１６の構成になるんですか？

２．テキストの図でFFのは各出力をANDゲートの入力につないでからその出力を７４９３内のNANDゲート（２ピンと３ピン）に接続しているのですが、これはFFの各出力を一旦ひとまとめにしてからNANDの入力に接続しているという解釈でいいですか？

３．１４進カウンタということは、１４（１１１０）が検出されるとカウンタがリセットされますよね？
ということは、出力QD,QC,QB,QA（Dが最上位）がある場合、QD=QC=QB=１の出力をNANDゲートに接続してクリア端子に入力すればいいのか、１４では無く１３（１１０１）を入力するのかどちらですか？
私は１４だと思っているのですが友人が１３じゃね？みたいなことを言っていたのでこんがらがってきまして。

なんとも初歩的な質問ばかりで申し訳ないです。

No.1 ベストアンサー 回答者： shikechin 回答日時： 2011/04/16 19:27

１について

２×８＝１６だからですね。
２進カウンタは１ビット。８進カウンタは3ビット。合計で４ビットなので１６です。
単純に、ビットが１つ増えたと考えれば良いと思います。

２について。
現象としてはあってると思いますが・・・
（テキスト図が分からないので確たるは言えませんが）
意味としては、１５進カウンタなので、０から１４までカウントします。
なので、ＦＦからの出力をＡＮＤすると、１５で「Ｈ」出力になります。
この出力が、７４９３の２ピンと３ピン（ＡＮＤゲートですね）に入ると
７４９３がリセットされるため、０に戻る。
これを繰り返し、１５進カウンタとして動作しています。

３について。
いくつかのやり方があると思いますが、
「１４」になった時に、強制的に「０」に戻すなら、NTpaseriさんのやり方で。
「１３」を検出して、次の（１４の時の）クロックで「０」に戻すなら友人のやり方。

すいません。
詳しく考えた訳ではないのですが、簡単な回答まで。
テキスト図等を教えて頂ければ、もうすこし詳しく回答できるかと思います。

この回答へのお礼

解説ありがとうございます。
質問の投稿後も自分なりに考えていたりしたので、回答を参考に考えを練ってみます。

お礼日時：2011/04/17 13:58

No.2 回答者： Tacosan 回答日時： 2011/04/16 23:07

7493 は非同期クリアだね. これだけで「クリア端子に入力するときに『13』で入れるか『14』で入れるか」がわかる.

この回答へのお礼

７４９３は非同期と決まっているのですね。
回答ありがとうございます。

未熟なもので；

お礼日時：2011/04/17 14:00

No.3 回答者： tadys 回答日時： 2011/04/17 13:37

7493は非同期リセットなので完全な14進カウンタは作れません。

0～13をカウント後14になるのを検出してリセットを掛けて0にすることになります。

同期リセット付きのICならば13を検出してリセットを掛ければ次のクロックで0に戻ります。

この回答へのお礼

なるほど、非同期なので１４を検出させてば良いのですね。回答ありがとうございます。

お礼日時：2011/04/17 13:59