電圧ー電流回路の誤動作に関してアドバイスよろしくお願いいたします。

Question

kabasanにたくさんのアドバイスいただきまして、添付の回路を製作しました。

出力電流20mAに設定し、連続通電テストしていましたところ、任意のタイミングで出力電流が16mA程度まで落ちてしまう現象が発生しております。
※この状態でバランスしてしまっているようで、入力電圧を一旦OFFし、再投入しないと20mAに戻ることができません。

汎用基板にて製作しテストしておりますので、その影響もあるかもしれないのですが、考えられる要因、解決策についてアドバイスどうぞよろしくお願いいたします。

※入力には直流電圧発生器、出力電流確認にはテスターを使用しております。

以上、どうぞよろしくお願い申し上げます。

m-jiro · Accepted Answer

発振が原因だったとのこと、解決できそうですね。
ですが、この手の発振は負荷抵抗、温度、デバイスのばらつきなどで出たり出なかったりします。大量に製造するのでしたらやや過剰な対策をしておかないと不良品が続発するかもしれません。一般にコンデンサの容量を大きくすると発振しにくくなりますが余計に発振する事もあります。cut & try で上下限を確認しておいた方が良いですよ。

状況から見て2段目ampの発振のようです。100pFを2つとも取り去ってpin6-7間に100～1000pF程度を入れたらどうなります？　現在の回路ではpin7の100pFは殆んど効いていないと思われます（220Ωが低インピーダンスなので補償信号を食い潰していると考えられます）。

op-ampの出力端子をいきなりコンデンサでGNDに落とす（コンデンサ負荷という）のは好ましくないです。opｰampによっては発振したり発熱する事があるので万策尽きた時の最後の手段にしましょう。VinーGND間のコンデンサも前段op-ampから見てコンデンサ負荷にならないことを確認してください。どうしても入れたければ10KΩとpin3の間に1～5KΩ程度の抵抗を入れ、pin3をコンデンサで落とします。ローパスフィルタのような回路にするのです。こうすると抵抗があるので前段の負荷になりません。

いろいろ書きましたがかえって悪くなったこともあったでしょう。このような対策はやってみるしかないので悪く思わないでください。
あと一歩ですね。頑張ってください。

m-jiro · Answer

>　デバイスの耐性に関してですが、出力MOSFETの損失が最大で300mWくらいというのはどのような計算から算出したものでしょうか。

→　Io＝20mAのとき220Ωで4.4V落ち、残りの15.6VがFETに加わります。（最悪条件としてRL＝０Ωとします）。するとFETの損失は
15.6V × 20mA ＝ 312mW　　となります。これ、300mWの根拠。
なお入力信号が正常範囲を越えた場合、FETの最大損失は455mWになります（電源電圧の半分がFETに加わった時）。220Ωも同じ量の熱を出します。基板はこの熱を処理できるよう配慮してください。
3J15の許容損失は25mm四方の基板に取り付けた場合に150mWですね。これでは足りません。
3J168は600mWとなっていますが Ta＝25℃、25mm四方の基板の全面の銅パターンを残すとの条件付きです。Taは周辺の空気の温度ですから周辺温度を60℃まで許容するなら400mW程度が限界です。データシート末尾のグラフを参考にしてください。また220Ωからの発熱もうまく逃がさないとFETを「温める」ことになります。

>　SSM3J168Fの方が出力電流のふらつきが多い感じです。
→　3J15よりゲインが高いようです。
IDｰVGSのグラフを比較すると3J168は 1.5→2V の変化で100mA変化していますが、3J15は 1→2V の変化で10mAほどです。このゲインの違いが影響しているかも・・・。
ゲインが高いために発振しているかもしれません。
3J15はある程度リニア用途を考慮しているのかもしれませんね。
スイッチング用のものにリニア動作をさせると稀に思わぬ動きをすることがあります。本当はリニア用のデバイスが好ましいのですがスイッチング全盛の現在ではむつかしいですね。動作の安定したデバイスを捜すしかないでしょう。もちろんオシロなどで発振の確認はしてください。

m-jiro · Answer

>　10k並列と6-7pin間コンデンサは、どちらも実装できる状態にしておこうと考えております。
→　色々な対応ができることは良いことだと思います。

>　・電源電圧を20Vまであげる
→　デバイスの耐圧や許容損失に余裕があれば大丈夫でしょう。
出力MOSの損失は最大で300mWぐらいになります。意外に大きいですよ。周囲温度50℃で500mWくらいは欲しいですね。

>　・電源を安価なスイッチング電源に変更してみる
→　問題ないと思います。基本的なことですが微小信号の配線はスイッチング電源やAC100Vに近づかないように。

>　・負荷抵抗を余裕のあるとことからギリギリまで変更してみる
→　電源が20Vのとき負荷抵抗は 0～700Ω ぐらいまでOKです。
「ギリギリまで」ってどういうことかな？

m-jiro · Answer

>　結論として、10kに並列に100pコンデンサを取り付けるだけにするか、6-7pin間のみにするかどちらかが安定ということが分かりました。

→　pin6-7間をお勧めします。
10KΩと並列の100Pでは発振防止の補償信号はFETを通った信号ということになりますね。Ioutの出力電流や負荷抵抗が変わるとFETの動作点が変わり補償信号の通り方も変わって、ある特定の時だけ発振するということになりかねません。そんなわけで小生ならpin6-7にします。

もうちょっとですね。頑張って！！

m-jiro · Answer

#2のお礼については了解しました。
これらは異常の原因にはなっていないと思います。
しかし入力信号の電圧がフラついているのでは話になりません。
正常動作の時も異常動作の時も4.4Vが測定されないのでは試験信号発生器が不良なのか回路が不良なのか判断できません。測定器が不良なのかもしれません。
状況から推定してどこかが寄生振動を起こしその高周波が試験信号発生器か電圧計に回り込んで不具合を生じているように思えるのですが、opｰampの入力ピンから漏れ出した程度の信号で誤動作するとも思えないです。
ともかく入力電圧の変動原因を押さえないとどうにもなりません。
オシロで波形を見るか、前に書いたように交流電圧計で発振の有無を確認しましょう。
Vin－GND間に（入力の10KΩと並列に）0.1μF程度のコンデンサを入れて見てください。何か変化がありますか？

この回路の入力・出力特性は、
Io ＝ Vin ／ 220Ω　　ですね。
Vin＝0V で Io＝0mA、2.2Vで10mA、4.4Vで20mA になるはず。多少フラつきながらでもこうなりますか？　異常時には Vin にかかわらず常にいくらか流れている、といった症状にはなりませんか？

>　電源電圧を12Vから15Vに上げた方が、顕著に表れることが
→　経験的には寄生振動を起こしているとこうなることが多いですね。

>　信号発生器、測定系は同一です。
→　意味不明。何が同一なのでしょう？

お尋ねですが、回路図に +12V が2つありますが、同じ電源ですよね？　別々の12Vではないですよね？　そして電流容量は十分にありますよね？

m-jiro · Answer

>　信号源は、この回路から切り離して測定すると、きちんと電圧がでておりますので問題ないかと思っています。
→　信号源はこの回路に接続して使うものでしょ。切り離して測定したのでは何の意味もありません。この回路が発振してその高周波が電源装置に回り込んで誤動作しているのかもしれません。ともかく入力電圧が変動していることが異常なのでまずはここを安定にすることが先決です。
電圧計が誤動作しているかもしれません。有名メーカーの高級品ほど高周波の発振電圧やノイズまで一緒に測定するので古典的な（？）針式の電圧計の方が安心して使えます。
オシロスコープはありませんか？　なければ電圧計を交流レンジにして測ってみてください。直流オンリーなら全く振れないはずですが、多少でも電圧が出れば発振しています。（一般に交流電圧計は100KHz程度が限界なのでそれ以上での発振はオシロでないとわかりません）
回路のあちこちに手を触れると出力電流が変化するようなら発振の可能性が高いですね。
余談ですが、試験時にはOUT端子の負荷抵抗はいくらにしていますか？　300Ω程度が上限であることはお分かりですよね？

>　発振止めコンデンサは、どこに増やせば良いでしょうか？
→　まずは2個の100PFを増減してみます。一般的には容量を増せば発振しにくくなりますが逆のこともあります。ない方が良いこともあります。
pin1-2間にも入れてみましょう。またpin2-3間、5-6間でも効くことがあります。
12V電源にはコンデンサを入れていますか？　10～100μF程度と、opｰampの近くに0.1μF程度を入れます。これ、安定動作のためには必須です。

m-jiro · Answer

１．入力電圧が変動しているので、まず信号源を疑って。
２．回路が発振（寄生振動）している可能性が高い。オシロで確認しましたか？　定電流回路は寄生振動を起こしやすい。発信止めコンデンサを増減してみて。必要以上に広帯域の（高級な？）op-ampを使うと発振止めに苦労します。
３．Pin7に直列の100KΩは大きすぎるように思う。愚輩なら0～1KΩにする。
４．op-ampのコモンモード入力電圧の範囲は大丈夫ですか？　上側回路はVDD基準で動作しているので入力範囲はVDDまで必要です。ですが、一般にVDDまで許容しているop-ampは少ないのでデータシートで再確認してください。（小生このop-ampのデータシートは見ていません）

電圧ー電流回路の誤動作に関してアドバイスよろしくお願いいたします。

発振が原因だったとのこと、解決できそうですね。

> デバイスの耐性に関してですが、出力MOSFETの損失が最大で300mWくらいというのはどのような計算から算出したものでしょうか。

> 10k並列と6-7pin間コンデンサは、どちらも実装できる状態にしておこうと考えております。

> 結論として、10kに並列に100pコンデンサを取り付けるだけにするか、6-7pin間のみにするかどちらかが安定ということが分かりました。

#2のお礼については了解しました。

> 信号源は、この回路から切り離して測定すると、きちんと電圧がでておりますので問題ないかと思っています。

１．入力電圧が変動しているので、まず信号源を疑って。

似たような質問が見つかりました

このQ&Aを見た人はこんなQ&Aも見ています

関連するカテゴリからQ&Aを探す

このQ&Aを見た人がよく見るQ&A

デイリーランキングこのカテゴリの人気デイリーQ&Aランキング

マンスリーランキングこのカテゴリの人気マンスリーQ&Aランキング

>　デバイスの耐性に関してですが、出力MOSFETの損失が最大で300mWくらいというのはどのような計算から算出したものでしょうか。

>　10k並列と6-7pin間コンデンサは、どちらも実装できる状態にしておこうと考えております。

>　結論として、10kに並列に100pコンデンサを取り付けるだけにするか、6-7pin間のみにするかどちらかが安定ということが分かりました。

>　信号源は、この回路から切り離して測定すると、きちんと電圧がでておりますので問題ないかと思っています。