デジタル時計

デジタル時計（60秒たつと０に戻り1秒から６０秒までの繰り返し）のしくみはクロック入力とカウンタ－の数をどうからめていくのですか。クロック周波数は１Ｈｚで１ビットでカウンタが６０ですか。秒の一桁はクロック入力の１～９までＱＡ出力で１～９カウントさせ９の次に０に戻しまた１～９をカウントするのですか。クロック入力とＱＡ出力は写真の通りパルスはいっしょですか。秒の二桁はクロック入力１０でＱＢ出力が１カウント　クロック入力２０で２カウント写真のとおりで、クロック入力３０で３カウント、クロック入力６０で0にもどるのですか。

No.3 ベストアンサー 回答者： Bunbuk803 回答日時： 2020/03/07 14:22

ディジタル時計、普通は出来合いの時計ＬＳＩを使いますが、あなたの質問からは、ご自分でロジックを組んで作ってみたいという意図とお見受けしましたので、そのつもりで話します。

ここではまず最下位の秒のカウンタについてです。

この回路は、６０と言う数をカウントして、その間の表示用の情報と、桁上がりの信号を出します。
桁上がりの信号とは、６０秒目になった時に出す信号です。
６０秒目になるとは、５９秒から０秒に戻る瞬間に出す信号です。

このような機能の実現する回路はいくつかの作り方があります。

代表的なのは、秒が二けたになるので、それぞれの桁にカウンタを設ける方法と、６ビットのカウンタだと最高６３まで数えられるので、それを５９までのカウンタに使うという方法です。

どちらの考え方も間違いではありませんし、それぞれに利点欠点はありますから、どちらがいいかはその利点欠点をあなたが評価し、あなたの目的に対して良いと思う方を選ぶことになります。

ここでは、回路が簡単になる６ビットのカウンタを使った場合を考えてみます。

この方式では、カウンタが５９となった時、０に戻すという操作をします。

カウンタをゼロに戻す操作には『同期式』と『非同期式』と言う方法があります。

同期式の場合、次のクロックが来たときにゼロになります。
一方、非同期式だと、カウンタが５９となった時、一旦は（一瞬は）５９となりますが、その直後にゼロになります。
なので、この場合は次のクロックが来るとカウンタは１だけ進んで１となってしまい、ゼロの時間が無くなります。
そこで、６０を検知したらゼロにするという策がとられます。
しかし、これだと、ありえない６０と言う瞬間が発生してしまいます。
そういったことと回路の安定性などを考え、普通は『同期式』を使います。

No.4 回答者： isoworld 回答日時： 2020/03/08 16:32

デジタル時計でも時刻を１２：３４：５６のように７セグメントの数字で表示するものと、時分秒を３本の針で表示するものがありますが、どちらを言っているのでしょうかね？

掲げられた図からは７セグメント表示を指しているんでしょうかね。それならクロックを秒、分、時にカウンターで分周しています。
でも、秒は６０進ですが、表示は上記のように５６秒とする必要があり、いちばん下のケタは０から９まで数える１０進ですし、下から２ケタめは０から５までの６進になります。分も同じですよね。

さらに言えば、表示を０１：０２：０３のようにゼロを表示するか、こういうゼロは消すか、そのあたりも回路的な工夫がいります。

図は１０進の分周回路です。

No.2 回答者： OnneName 回答日時： 2020/03/05 23:51

出力が合いさえすればロジックはどうでも良いので決まった手法はありません。

一般的には32767Hzのクロックを分周して1Hzを作って秒のカウンタをインクリメントして60と比較して60ならばカウンタをリセットして分のカウンタをインクリメントします。

No.1 回答者： p123p 回答日時： 2020/03/05 23:13

なんか分かり難い非エンジニア的な文章なので私の意見を書きます、59の次のパルス入力でリセットする。

以上