cmosインバータの入出力特性で入力電圧が論理しきい値電圧のとき出力電圧が急激に変化する理由を教えて

cmosインバータの入出力特性で入力電圧が論理しきい値電圧のとき出力電圧が急激に変化する理由を教えてください

No.2 回答者： m-jiro 回答日時： 2020/09/06 22:17

アナログ回路としての増幅度が大きいからです。

下のurlは古くから使われているCD4011のデータシートです。
https://www.ti.com/lit/ds/symlink/cd4011b.pdf
この2ページ目の右上にある Fig-1 のグラフを見てください。入力電圧と出力電圧の関係を示したものです。閾値の前後で出力電圧が大きく変化しています。

VDD=5Vを見ると、あまり細かい所が読取れませんが、
入力が2.4Vの時には出力は4.5Vです。
入力が2.6Vになると出力は0.5Vになります。
出力の4.5VはロジックレベルではHigh、0.5VはLowですね。
つまり入力がわずか0.2V変化しただけで出力のロジックレベルは変化してしまいます。ノイズに弱くなると言っても良いでしょう。
ただ入力電圧を閾値附近にするとチップの消費電流が増して熱を持つことがあります。甚だしくはラッチアップのような現象を起こして破壊することがあるのでこの状態にはしない方が良いです。

No.1 回答者： n556 回答日時： 2020/09/06 19:38

入力に閾値以下のノイズが混ざっても出力は、ノイズによって論理が影響されないためです。