【先着1,000名様!】1,000円分をプレゼント!

こんにちは
最近趣味でマイコン(PIC)を始めたばかりの初心者です。
(電子回路も詳しくありません。)
PICの出力(吐き出し電流5V、最大25mA)をMOSFETにつなぎ、
12V1Aほどの負荷(DC電球)を数ヘルツ程度の低速でON/OFFする回路を考えています。
PICのプログラムはLEDで動作確認できましたが、12V1A程度の電源がないので
実験できず、机上で確かな計算をする必要があります。

ゲートには適当な抵抗をつけて直接PICにつなげばいいと思っていたんですが、
その『適当な』抵抗の値をいくつにすればいいのか、わからなくて色々調べていたら、
なにやら『ゲートドライブ電流』というのがあるとわかりました。
1/tr*Ciss*Vgで求めるということです。

使おうと思って買ってきたMOSFET(2SK2782)のデータで
http://www.semicon.toshiba.co.jp/td/ja/Transisto …
計算するとtr=15ns,Ciss=880pFで、約290mAということになります。

この『ゲートドライブ電流』というのは、トランジスタとは違って
D-S電流の大小にかかわらず、いつもこの値を流さないといけないんでしょうか?
1Aの負荷をON/FFするのに、290mAも流さないといけないとしたら
どっか私が誤解しているとしか思えないのですが…

MOSFETにした理由は、PICの出力をほぼ直接つなげられ、(そういう回路をよく見かけたので)
部品点数が減らせるということでした。
またトランジスタをつかうと、大きな電流を扱うものはヒートシンクが
必要になりそうで工作が大変になる。というのもありました。

よろしくおねがいします。

このQ&Aに関連する最新のQ&A

A 回答 (4件)

 


 
>> MOSFETにした理由はport出力を直接つなげられ部品点数が減らせる、また(バイポラー)トランジスタをつかうと大電流を扱うとヒートシンクが必要になりそう <<

 拝見しました、
nice decision、いいFETを選択しましたね、このパッケージは数個なら DIP-ICの足と同じ 2.54mm ピッチに立てて実装できて小さくおさまるので私も使ってました。
負過の電流と点滅頻度からして、heat-sink不要、ゲートに入れる直列抵抗も不要です。(バイポ育ちの人は生活習慣的に抵抗を付けたがりますが今回は不要です。)

 ぜひFETで育ってFETのノウハウを身に着けてください。FETはバイポのような熱望走も起きないし、バイポでは禁止技の並列駆動が得意技です、今回関係ないですがゲート充放電を高速にしたい場合はマイコンのportを並列に繋ぐこともできます、などなどです。

 心がけは、リセット後portをすぐ出力状態にすることですね。

 余談ですが;
もし方式的にどうしてもフロートがあり得る場合は、ゲート直列抵抗ではなく並列プルダウン抵抗(100kΩとか無駄ない電力消費が無い値)を付けます。これも立てて実装できる抵抗アレイがお奨めです。
 
もう一つ参考までにゲート駆動抵抗の高度な話です;
http://oshiete1.goo.ne.jp/kotaeru.php3?q=1012880
 No13の波形。大きな抵抗を付けて重い仕事をさせると ゲートにこんな「邪魔な波形」が現れるので 抵抗はできるだけ小さくします。
 ゲートとドレイン間のCrssは ゲート電圧で充放電されてるのではありません。FET自体が「反転型アンプ」で このコンデンサは負帰還素子です。
 
 
    • good
    • 0
この回答へのお礼

ありがとうございます。
なんとかなりそうな見通しがたってうれしいです。

お礼日時:2005/10/16 00:27

ヒートシンク


FETでも大電流を扱う場合には、ヒートシンクが必要です。
FET内部での発熱(スイッチング時の損失や、ONしているときのジュール発熱)を逃がして、温度上昇を規定値以下に抑える必要があります。

ゲート電流
ON/OFFするときには、ゲートの入力容量Cissの充放電電流以外にも、帰還容量Crssの充放電電流も考慮する必要があります。(ON/OFFに伴って、ドレインの電圧が変わるので、Crssには結構大きな充放電電流が流れます。)
    • good
    • 1
この回答へのお礼

そうですか。
いろいろ難しいですね。
ありがとうございます。

お礼日時:2005/10/16 00:19

その電流値を求める式に答えがあります。


Cissって、何かわかりますか?
ゲートの入力容量です。

MOS-FETのゲートには確かにほとんど電流は流れませんが
(電圧だけ掛ければよい)
ここには容量(コンデンサ成分)があります。
で、必要な電圧を掛けようとすると、
コンデンサが充電されるまでの電荷を与える
必要があるのです。
ですから、290mAが流れるのはその充電(または放電)の
為の電流で、流れるのは一瞬です。
PICには電流制限回路がついているので、
壊れないかもしれませんが、そういう使い方は
信頼性を損ねます。

で、速度は数ヘルツですよね。そうしたら大き目の
抵抗で電流制限をしてください。
PICの出力ピンとFETのゲートの間に入れます。

そうすると式の中のtr(立ち上がり時間ですよね)が
遅くなりますから、最大電流は減ります。

たとえば、1mSにすると、CR=Tより、R=1MΩとなります。
電流は5μA、問題ないですね。

実際はインピーダンスが高くなると不安定になるので、
ここまでやりません。
PICの出力電流を5mAとして1kΩで電流制限します。
これでPICは大丈夫。
次に1kΩ*880pFで時定数を計算し、
素子の時定数よりも充分長く、(15nSより長い)
要求速度よりも充分短い(数ヘルツよりも短い)事を
確認すればOKです。
実際に計算すると1μSですので、1kΩで大丈夫ですね。

気をつけるのは、PICのポートがこの時間、きちんと
ON(off)になっている必要があることです。
普通は大丈夫ですが、TRISS命令などで他のポートの
方向を切り替える場合には注意してください。
RA,RB,RCの組が異なっていれば問題ありません。
    • good
    • 2
この回答へのお礼

詳しくありがとうございました。
次に進めそうです。

お礼日時:2005/10/16 00:18

MOS-FETのゲートは等価的にコンデンサと同じように見えます。


で、ゲート電圧を0からVgまで上げるためには、このコンデンサCissを充電する必要があります。(逆にVgから0にするときには放電する必要があります。)
この充電に必要な電流が、ゲート電流です。
充放電を急速に行う(tgが小さい)為には、大きな電流で充放電する必要があります。

ゲート電流が必要なのは、コンデンサを充電するときと放電するとき、つまりスイッチをOFFからONに変える瞬間と、ONからOFFに変える瞬間だけです。
    • good
    • 3
この回答へのお礼

わかりました。
ありがとうございます。

お礼日時:2005/10/16 00:16

このQ&Aに関連する人気のQ&A

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人が検索しているワード

このQ&Aと関連する良く見られている質問

Q±電源のスイッチングについて

+側端子に12~40V、-側端子に-12~-40Vの電源を用意して、1k~100kHzの信号で±の電源を切り替えたいのですが、どのような回路構成を用いれば実現可能でしょうか。

1k~100kHzのCLKを1段目のTrに入力して、その出力を2段目のFETに入力して±の電圧を出力したいのですが、結果としては、Trの出力がわずかになまってしまい、FETの出力で更に大きくなまってしまうために、出力の切り替え時に短絡状態になってしまいます。

何とか図示できないか書いてみましたが、うまく表現できませんでしたので、載せることができませんでした。

非常に分かりにくい説明で恐縮ですが、アドバイスお願いいたします。

FETは、超高速スイッチタイプを使用し、Trも高速スイッチタイプを使用していますが、なまってしまいます。

Aベストアンサー

 
 
 No13のレス拝見しました。

>> 上下FET接続抵抗を 10kΩから1kΩへ <<

 了解です、ドレイン側の波形を見るなら10kΩでは時定数が大き過ぎでしょうね。

 deadtime回路がうまくいけば(貫通電流は小さくなるので)たしかに1kΩ以下でも安全(燃えない)ですね。

 参考までに、このdeadtime回路は 波形周期の最大10%程度(100kHz⇒10μsで1μs以下)に留めましょう、RCのところの波形が なまり過ぎない程度に。


 FETのゲートの V、Λ のスパイク状波形振幅がどの程度だったか興味あるところです。




 余談;
         D    datasheet記載値との関係
      ┌─┼─┐
     Cgd  D  |   Cgd = Crss
 G ──┼─G  Cds  Cgs = Ciss - Crss
     Cgs  S  |   Cds = Coss - Crss
      └─┼─┘
         S
 これらは半導体の空乏層の静電容量なのでバイアス電圧で変化します。datasheetには測定した電圧も併記されてます。電圧が低いと増えます。(記載値からオン前後の波形を推算するのは少しめんどい計算です。)

 下図はゲートの波形です、スレッショルド電圧を堺に オンが始まるまでは急峻ですが オンが始まると なまります。これはオンした後は増幅回路に帰還コンデンサ Cgd が付いた形になるからです。

         ___
        /
       /
    __/
 
 これをミラー効果(ミラーは人名)と言いますが、FETに限らず 増幅素子すべてに存在する現象です。増幅素子とはMOSに限らず、バイポーラTr、もちろんオペアンプ、フォトカップラ内のTr、サイリスタ、固体リレー(SSR)、その他 全てです。
 前回書いた「ドレイン波形が急峻だとキャパシタを通ってオンさせてしまう異常事態」も同様です。MOSだけのことではありません。今回得た知識は普遍的なものです。

 回路を組むときは ゲート配線は短いほど望ましいです。理由は ドレイン側の大振幅が 基盤や空間の静電容量を経由して入ってくるからです。ドレイン側の配線や部品と距離を離しましょう。
 No13の回路では high side の A1015と low side のC1815は、MOSのすぐ隣りが望ましいです。(あいだの配線のインダクタンスが(高周波を通さないので)邪魔なんです。)

 なんらかの deadtime回路は、No13の回路を試す場合もフォトカプラICの場合も必要です。
 
 

 
 
 No13のレス拝見しました。

>> 上下FET接続抵抗を 10kΩから1kΩへ <<

 了解です、ドレイン側の波形を見るなら10kΩでは時定数が大き過ぎでしょうね。

 deadtime回路がうまくいけば(貫通電流は小さくなるので)たしかに1kΩ以下でも安全(燃えない)ですね。

 参考までに、このdeadtime回路は 波形周期の最大10%程度(100kHz⇒10μsで1μs以下)に留めましょう、RCのところの波形が なまり過ぎない程度に。


 FETのゲートの V、Λ のスパイク状波形振幅がどの程度だったか興味あるところで...続きを読む

QパワーMOSFETのゲートドライブ電流について

こんにちは
最近電子回路を始めたばかりの初心者です。

今回インバータ回路を作り、PWM制御で正弦波(100Hz)を作っていろんな回路に使用しようかと思いました。
作ろうと思う回路図は、このPDFファイルのp134の図1.6.2の50AクラスのものをパワーMOSFETに置き換えてHブリッジにしようかと考えています。
http://www.semicon.toshiba.co.jp/docs/catalog/ja/14362D1AG-08-2_catalog.pdf

とてもきれいな正弦波を作りたいので、100Hzの半周期の5000[μs]を100点に分割したものが正弦波の最大値時のパルス幅(50[μs])と考えて、正弦波の最大値時のパルス幅を50で割ったものを最小値時のパルス幅(1[μs])にして正弦波を作ろうかと考えています。

そのためにスイッチングのターンオン時間などを短くしないといけないと思い、次のパワーMOSFET(TK10A50D)を使おうかと思ったんですが、http://www.semicon.toshiba.co.jp/docs/datasheet/ja/Transistor/TK10A50D_ja_datasheet_100603.pdf
ゲート電流が分からないので、いろんなところを探して回って見つけた式1/tr*Ciss*Vgを使ってゲート電流を計算すると、(tr=25[ns]、Ciss=1050[pF]、Vg=+15-(-15)=30[V])
Ig=1.26[A]と出てきました。一瞬とはいえかなりの大電流が流れるのでとても驚きました。フォトカプラの二次側の電源として使おうと思っていたものはDC-DCコンバーター(出力0.05[A])なので、電流が全然足りません。
ゲート抵抗を増やせば、電流を減らせるということなのですが、ターンオン時間もあまり伸ばしたくないと思っていまして・・・

悩んでもなかなか解決できないので、分かる方いらっしゃいましたらよろしくお願い致します。

こんにちは
最近電子回路を始めたばかりの初心者です。

今回インバータ回路を作り、PWM制御で正弦波(100Hz)を作っていろんな回路に使用しようかと思いました。
作ろうと思う回路図は、このPDFファイルのp134の図1.6.2の50AクラスのものをパワーMOSFETに置き換えてHブリッジにしようかと考えています。
http://www.semicon.toshiba.co.jp/docs/catalog/ja/14362D1AG-08-2_catalog.pdf

とてもきれいな正弦波を作りたいので、100Hzの半周期の5000[μs]を100点に分割したものが正弦波の最大値時のパルス幅(50[μs]...続きを読む

Aベストアンサー

「スキルアップWeb講座 PWM方式D級パワー・アンプの設計」のリンクを忘れてますね。
ここの中右下です。
http://toragi.cqpub.co.jp/

パワーMOSFETのゲートドライブについては、先日買ったこの雑誌にも詳しく載ってました。
「トランジスタ技術SPECIAL No.117 最新・高効率パワー・デバイス活用法」
http://www.cqpub.co.jp/trs/index.htm

負荷がモータ以外の正弦波インバータについては、D級パワー・アンプが必要なことは理解したことと思います。
D級パワー・アンプについては、この本が入門書として最適です。
「D級/ディジタル・アンプの設計と製作」
http://www.cqpub.co.jp/hanbai/books/30/30391.htm

荒木先生の「スキルアップWeb講座 PWM方式D級パワー・アンプの設計」は、その上を狙ってますから、初心者には理解できないかも?

Qマイコンとモータ制御用FETの間の直列抵抗は必要ですか

PICやAVRなどのマイコンでマブチモータを駆動しようとしています。
10~100Hz程度のPWMにしたいと思います。
FETは2SK4017を考えています。

       3V(マイコンとは別電源)
        |
       モータ 逆起電力防止ダイオード付き
        |
        D
マイコン--抵抗--G
        S
        |
      GND(マイコン・モータ共通)

Cissの存在はわかりますがマイコンの出力端子と
FETのゲートの間に100Ω程度の抵抗は必要でしょうか。

少しでも部品点数を減らしたいと思います。

http://oshiete.goo.ne.jp/qa/1715311.html

は拝見しました。どの程度の周波数から必要となってくるのかお尋ねします。

Aベストアンサー

電気回路の基礎知識が無いと式を立てたり,立てられた式を理解するのが難しいんで,結果だけ示します.
スイッチング1周期のドライブ損失は,ゲート入力電荷量Qgとゲート電圧Vgから
Qg×Vg[J]
です.1秒間のドライブ損失Pgはスイッチング周波数をfとして
Pg=Qg×Vg×f[W]…(式1)
です.
2SK4017のデータシートp.4の「ダイナミック入出力特性」から
http://akizukidenshi.com/download/ds/toshiba/2SK4017.pdf
VDD=3Vのデータがないんでそれに近いVDD=12VでVGS=5Vのところを見ると,Qg≒7nCです.
f=100Hzとすると,
Pg=7nC×5V×100Hz=3500[nW]=3.5[μW]
で,よく使われる1/8W~1/4W抵抗で充分すぎる余裕があります.
この損失には,ゲート内部抵抗,ゲート直列抵抗,IOポートON抵抗が含まれますが,ゲート直列抵抗が最も大きいんでそれで代表します.

> 一般的にどのあたりから気を付ければよいのでしょう
MOSFETの特性,ドライブ電圧,スイッチング周波数によって変わるから,一般論はありません.
(式1)に従って計算すればわかります.

電気回路の基礎知識が無いと式を立てたり,立てられた式を理解するのが難しいんで,結果だけ示します.
スイッチング1周期のドライブ損失は,ゲート入力電荷量Qgとゲート電圧Vgから
Qg×Vg[J]
です.1秒間のドライブ損失Pgはスイッチング周波数をfとして
Pg=Qg×Vg×f[W]…(式1)
です.
2SK4017のデータシートp.4の「ダイナミック入出力特性」から
http://akizukidenshi.com/download/ds/toshiba/2SK4017.pdf
VDD=3Vのデータがないんでそれに近いVDD=12VでVGS=5Vのところを見ると,Qg≒7nCです.
f=100Hzとすると,
Pg=...続きを読む

Qゲート抵抗が寄生発振を防ぐ仕組み

ゲート抵抗をはさむことで共振回路の寄生発振を抑えられると聞きますが、どのような仕組みになっているのでしょうか。LC共振回路の場合でお願いします。Q値を下げるためにとか書かれていたような・・・

Aベストアンサー

はい、正解です。

Qプルアップ抵抗値の決め方について

ほとんどこの分野に触れたことがないので大変初歩的な質問になると思います。

図1のような回路でプルアップ抵抗の値を決めたいと思っています。
B点での電圧を4.1Vとしたい場合について考えています。その場合、AB間での電圧降下は0.9Vとなります。

抵抗値×電流=0.9Vとなるようにプルアップ抵抗の値を決めるべきだと考えていますが、この抵抗に流れる電流が分からないため、決めるのは不可能ではないでしょうか?

抵抗値を決めてからやっと、V=IRより流れる電流が決まるため、それから再度流れる電流と抵抗を調節していって電圧降下が0.9Vとなるように設定するのでしょうか。どうぞご助力お願いします。



以下、理解の補足です。
・理解その1
ふつう、こういう場合は抵抗値を計算するためには、電圧降下と抵抗に流れる電流が決まっていることが前提だと考えていました。V=IRを計算するためには、この変数のうち2つを知っていなければならないからです。
また、例えば5V/2Aの電源を使った場合、マイコン周りは電源ラインからの分岐が多いため、この抵抗に2A全てが流るわけではないことも理解しています。

電源ラインからは「使う電流」だけ引っ張るイメージだと理解しているのですが、その「使う電流」が分からないため抵抗値を決定できません。(ポート入力電流の最大定格はありますが…)


・理解その2
理解その1で書いたように、抵抗値を計算するためには、電圧降下と抵抗に流れる電流が必要だと理解しています。図2を例に説明します。Rの値を決めたいとします。
CD間の電圧降下が5Vであることと、回路全体を流れる電流が2Aであることから、キルヒホッフの法則より簡単にRの値とそれぞれの抵抗に流れる電流が分かります。今回の例もこれと同じように考えられないのでしょうか。

ほとんどこの分野に触れたことがないので大変初歩的な質問になると思います。

図1のような回路でプルアップ抵抗の値を決めたいと思っています。
B点での電圧を4.1Vとしたい場合について考えています。その場合、AB間での電圧降下は0.9Vとなります。

抵抗値×電流=0.9Vとなるようにプルアップ抵抗の値を決めるべきだと考えていますが、この抵抗に流れる電流が分からないため、決めるのは不可能ではないでしょうか?

抵抗値を決めてからやっと、V=IRより流れる電流が決まるため、それから再度流れる電流と抵抗を調...続きを読む

Aベストアンサー

NO1です。

スイッチがONした時に抵抗に流れる電流というのは、最大入力電流や最大入力電圧
という仕様から読めば良いのでしょうか。
→おそらくマイコンの入力端子の電流はほとんど0なので気にしなくてよいと思われます。
入力電圧は5Vかけても問題ないかは確認必要です。

マイコンの入力電圧として0Vか5Vを入れたいのであれば、抵抗値は、NO3の方が
言われているとおり、ノイズに強くしたいかどうかで決めれば良いです。
あとは、スイッチがONした時の抵抗の許容電力を気にすれば良いです。
例えば、抵抗を10KΩとした場合、抵抗に流れる電流は5V/10kΩ=0.5mAで
抵抗で消費する電力は5V×0.5mA=0.0025Wです。
1/16Wの抵抗を使っても全く余裕があり問題ありません。
しかし、100Ωとかにしてしまうと、1/2Wなどもっと許容電力の大きい抵抗を
使用しなければいけません。
まあ大抵、NO3の方が書かれている範囲の中間の、10kΩ程度付けておけば
問題にはならないのでは?

Qオペアンプに使用するパスコンは何故0.1μFなのでしょう?

いろいろ本を見てもパスコンは0.1μFをつければいい。という内容が多く、
何故パスコンの容量が0.1μFがいいかというのがわかりません。
計算式とかがあるのでしょうか?

Aベストアンサー

下記の「図2コンデンサの特性:(b)」を見てください。
http://www.cqpub.co.jp/dwm/contents/0029/dwm002900590.pdf

0.1μFのセラコンは、ほぼ8MHzで共振しています。
つまり8MHzまではキャパシタとしての特性を示しており、これより高い周波数ではインダクタと
なってしまうことがわかります。

0.1μFは単純に計算すると8MHzで0.2Ωのインピーダンスを示し、これは実用上十分低い
インピーダンスと考えられます。
つまり、大ざっぱにいって、10MHzまでは0.1μFのセラコンに守備を任せることができるわけです。
(従って、当然のことですが、10MHz~1GHzを扱うデバイスでは0.1μFでは不十分で、0.01μF~10pFといったキャパシタを並列に入れる必要が出てきます)

では低域の問題はどうでしょうか?
0.1μFは1MHzで2Ω、100kHzでは20Ωとなり、そろそろお役御免です。
この辺りからは、電源側に入れた、より大容量のキャパシタが守備を受け持つことになります。
(この「連携を考えることが、パスコン設計の重要なポイント」です)

ここで考えなければならないのが、この大容量キャパシタと0.1μFセラコンとの距離です。
10MHzは波長30mです。
したがって、(これも大ざっぱな言い方ですが)この1/4λの1/10、すなわち75cmくらいまでは、回路インピーダンスを問題にしなくてよいと考えます。

「1/40」はひとつの目安で、人によって違うと思いますが、経験上、大体これくらいを見ておけば、あまり問題になることはありません。
厳密には、実際に回路を動作させ、て異常が出ればパスコン容量を変えてみる、といった
手法をとります。

上記URLは、横軸目盛りがはっきりしていないので、お詫びにいくつかのパスコンに関するURLを貼っておきます。
ご参考にしてください。
http://www.rohm.co.jp/en/capacitor/what7-j.html
http://www.cqpub.co.jp/toragi/TRBN/contents/2004/tr0409/0409swpw.pdf
http://www.murata.co.jp/articles/ta0463.html

参考URL:http://www.cqpub.co.jp/dwm/contents/0029/dwm002900590.pdf

下記の「図2コンデンサの特性:(b)」を見てください。
http://www.cqpub.co.jp/dwm/contents/0029/dwm002900590.pdf

0.1μFのセラコンは、ほぼ8MHzで共振しています。
つまり8MHzまではキャパシタとしての特性を示しており、これより高い周波数ではインダクタと
なってしまうことがわかります。

0.1μFは単純に計算すると8MHzで0.2Ωのインピーダンスを示し、これは実用上十分低い
インピーダンスと考えられます。
つまり、大ざっぱにいって、10MHzまでは0.1μFのセラコンに守備を任せることができるわけ...続きを読む

Qゲートにかける電圧の制限方法?(ゲートの保護回路)について

ゲートにかける電圧の制限方法?(ゲートの保護回路)について
こんにちは、以下について質問させてください。

まずは、現状を書きますと…
現在DCモータを回すのにFETでHブリッジを組んでいます。
回路図は写真のようにしようかと考えています。電源電圧は24Vです。

今回聞きたいのは、ゲートにかける電圧の制限方法です。制限という表現が合っているのかは解りませんが…
今回使用を考えているFETはVGSが±20Vの物です。今までは12V程度の電圧で制作していたのでゲートには0V-12V程度しか電圧がかからず、最大でもG-S間電位差は12V程度だったので写真(D1 ZDIODEとD2 ZDIODE無しの状態)のような回路図でもいけたのですが、
今回24VにしたことでG-S間電位差が最大24V程度となりFETの定格VGSをオーバーしてしまうため何かしら考慮する必要が出てきました。
というわけで、
インターネット(FET ディスクリート FAQ サポート ルネサスエレクトロニクス FAQ-ID : fet-1401 2SK1288の保護ダイオード)
       (URL:http://www2.renesas.com/faq/ja/f_fet.html)
を参考に写真(D1 ZDIODEとD2 ZDIODE有りの状態)のような回路を考えてみたのですが自分でも????というような感じです。
そもそも、ツェナダイオードをこのように使っても大丈夫でしょうか?
計算したところゲート電流は±300mA程度なのですが、ツェナダイオードは無事なのでしょうか?

この部分の動作は、
下段はプッシュプルからの出力とGNDとの電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R11に流れる電流が増えその結果、
抵抗部分での電圧降下が大きくなり、下段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最大電圧)。
上段はプッシュプルからの出力と電源電圧との電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R5に流れる電流が増えその結果、抵抗部分での電圧降下が大きくなり、上段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最小電圧)。
でいいのでしょうか???もし、そうだとすると現回路ではツェナダイオードに過電流が流れ(抵抗はFETの立ち上がり周波数を高くするために、かなり小さく(82Ωを予定)してあるので)、死んでしまうのではないか?などとも思うのですが(無事かと聞きつつも…)どうなのでしょうか??
仮に大丈夫だったとした場合、ツェナダイオードのスイッチングノイズ除去にコンデンサ(電解とセラコン)を入れようと思うのですが、効果は期待できるのでしょうか?入力容量が増えるだけのような気もするのですが…もし、メリットがあるとしたらそれぞれどの程度が望ましいんでしょうか?一様ツェナダイオードの電圧は12Vを予定していますがこの辺はカットアンドトライでやった方が無難でしょうか?

また、別案として
ゲートドライバ用に12V電源を作り、下段は0V-12V、上段は12V-24Vで信号をスイングさせようかとも考えたのですが、どう考えても上段のプッシュプルの前段が大変なことになりそう
なのは目に見えてるし…
G-S間に抵抗(抵抗6,12)を入れて分圧してゲート電圧を調整しようかとも考えたのですが、ゲート抵抗がそもそも、かなり小さいため追加の抵抗も小さくしなくてはならず、電力の無駄になってしまうため
今回は却下としました。今では抵抗5,10の1000倍程度以上を予定していますが特に根拠は無いです。今回の回路ではそんなに必要もないような気が…

基本的には写真のような回路図で行ってみたいのですが(ゲート保護は別として…)他に何かいい方法はないのでしょうか?また、一般的にどのような手法が用いられているのでしょうか?
よろしくお願いします。他にもお気づきの点があればご指摘いただけると嬉しいです。

先ほど処理や写真を間違えて2回ほど削除してしまいました。見てくださった方がいたらすみませんでした。

ゲートにかける電圧の制限方法?(ゲートの保護回路)について
こんにちは、以下について質問させてください。

まずは、現状を書きますと…
現在DCモータを回すのにFETでHブリッジを組んでいます。
回路図は写真のようにしようかと考えています。電源電圧は24Vです。

今回聞きたいのは、ゲートにかける電圧の制限方法です。制限という表現が合っているのかは解りませんが…
今回使用を考えているFETはVGSが±20Vの物です。今までは12V程度の電圧で制作していたのでゲートには0V-12V程度しか電圧がかからず、最大でもG...続きを読む

Aベストアンサー

絵が見えないんで、勝手に解釈して書きます。
上側はPch MOSFET、下側はNch MOSFETとすると、ツェナダイオードは添付図のように直列に入れます。
このときツェナダイオードの損失Pzは、ツェナダイオードの電圧をVz、順方向電圧をVf、電流をIz、MOSFETのゲート電流をIg、スイッチング周波数をfsとして、
MOSFETがONするときは ∫VzIzdt+
MOSFETがOFFするときは ∫(-Vf)(-Iz)dt
がスイッチング1周期の損失(Pz/fs)です。
Pz/fs=(Vz+Vf)∫Igdt
∴Pz=(Vz+Vf)Qgfs
MOSFETのデータシートからゲート蓄積電荷量Qgを求めればツェナダイオードの損失を求められます。
ツェナダイオードを質問のようにゲート-ソース間に並列に入れると、その損失はものすごく大きくなります。
例えば、ピークゲート電流を1Aとするとドライブ損失は上下で24×1×2=48Wとか!
とゆうわけで、定常状態でゲートにかける電圧を制限したかったら、ツェナダイオードは直列に入れるのが常識です。
もちろん、サージ保護ではゲート-ソース間に並列に入れます。

ツェナダイオードのスイッチングノイズ除去にコンデンサを入れるとゆうのは、初めて聞きました。
住んでる世界が違うようですから、同じ世界の住人の方が来るまでお待ちください。

絵が見えないんで、勝手に解釈して書きます。
上側はPch MOSFET、下側はNch MOSFETとすると、ツェナダイオードは添付図のように直列に入れます。
このときツェナダイオードの損失Pzは、ツェナダイオードの電圧をVz、順方向電圧をVf、電流をIz、MOSFETのゲート電流をIg、スイッチング周波数をfsとして、
MOSFETがONするときは ∫VzIzdt+
MOSFETがOFFするときは ∫(-Vf)(-Iz)dt
がスイッチング1周期の損失(Pz/fs)です。
Pz/fs=(Vz+Vf)∫Igdt
∴Pz=(Vz+Vf)Qgfs
MOSFETのデータシートからゲート蓄積電荷量Qgを求めれ...続きを読む

QパワーMOS-FETをドライブする回路がつくりたい

日本インター製のMOS-FET,PDM505HCを使用して,500[W]程度の直流(50-60[V],8-9[A]程度)をスイッチングしたいと考えています。

FETは電圧駆動素子だから,ゲートに電圧信号を送りさえすれば動作してくれると浅はかな考えをしていたのですが,このクラスのものになると寄生容量に流れ込む電流の問題などもあるようで,適切な駆動回路が必要と知りました。

電子回路工作などをなさっている方から見れば稚拙な内容かと思うのですが,専門外のため具体的な設計方法などがわからず,駆動回路の構成例を示していただきたく,質問いたします。

信号源としてはファンクションジェネレータを使用し,±2.5[V]の矩形波を送ります。

周波数はなるべく広い範囲に振りたいと考えており,希望としてはDC-300[kHz]程度までです。ファンクションジェネレータ自身は1[MHz]まで出せるものを使用します。

使用する素子まで具体的に示していただければ最高です。

詳しい方,よろしくお願いいたします

参考:PDM505HCのデータシート(PDF)
ttp://www.niec.co.jp/products/pdf/pdm505hc.pdf

日本インター製のMOS-FET,PDM505HCを使用して,500[W]程度の直流(50-60[V],8-9[A]程度)をスイッチングしたいと考えています。

FETは電圧駆動素子だから,ゲートに電圧信号を送りさえすれば動作してくれると浅はかな考えをしていたのですが,このクラスのものになると寄生容量に流れ込む電流の問題などもあるようで,適切な駆動回路が必要と知りました。

電子回路工作などをなさっている方から見れば稚拙な内容かと思うのですが,専門外のため具体的な設計方法などがわからず,駆動回路の構成例を示してい...続きを読む

Aベストアンサー

紹介したICやドライブ電流増加法が理解できないとゆうことは,MOS-FETを2個直列につないで,交互にオン・オフするわけではないとゆうことですか?
先ず,PDM505HCはモータードライブ用で今では速いとは言えない回生ダイオード内蔵です.
従って,スイッチング周波数は数10kHzがせいぜいです.
昔のパワーMOSFETは遅いんで,300kHzまでスイッチングしたいんなら,2SK3000番以降のパワーMOSFETを使用します.
たとえば,こんなのとか.
http://www.necel.com/nesdis/image/D15063EJ1V0DS00.pdf
http://www.semicon.toshiba.co.jp/docs/datasheet/ja/Transistor/2SK3442_ja_datasheet_061117.pdf
NECや東芝の場合,代理店に依頼すれば無償サンプルがいただけます.

ドライブは,回路がわからないんなら,全部入ったこれがエエでしょう.
無料サンプル依頼すると,ダラスから国際宅配便で2~3日で直送されます.
http://focus.tij.co.jp/jp/docs/prod/folders/print/tps2812.html
http://focus.tij.co.jp/jp/lit/ds/symlink/tps2812.pdf
2ch入りですから,使用しない入力はGNDに接続します.

紹介したICやドライブ電流増加法が理解できないとゆうことは,MOS-FETを2個直列につないで,交互にオン・オフするわけではないとゆうことですか?
先ず,PDM505HCはモータードライブ用で今では速いとは言えない回生ダイオード内蔵です.
従って,スイッチング周波数は数10kHzがせいぜいです.
昔のパワーMOSFETは遅いんで,300kHzまでスイッチングしたいんなら,2SK3000番以降のパワーMOSFETを使用します.
たとえば,こんなのとか.
http://www.necel.com/nesdis/image/D15063EJ1V0DS00.pdf
http://www.sem...続きを読む

Q逆起電力防止用ダイオードについて

モーターやリレー等、コイルを使う場合、逆起電力で部品が壊れるのを防ぐために
ダイオードを使うと思いますがダイオードの選択方法がわかりません。
例えば3V、2AをDCモータに流すとしてこのモータの逆起電力を防止するためには
どのくらいの定格のダイオードを利用すればいいのでしょうか?
計算方法があれば教えてください。
またダイオードにも小信号用やショットキー、整流用等、色々種類がありますが
どのタイプを選択すればいいんですか?

Aベストアンサー

モータなどのインダクタンス成分をもっている回路での還流ダイオードでは、モータやリレーなどの通電電流をバイパスすることができるだけの電流容量と、駆動時の電圧に耐えるだけの逆対電圧、(もうひとつ、高速にスイッチングするときには、逆回復特性も)を基準にして選定することになるかと思います。

3V2Aで駆動しているモータの場合だと、電流容量が2A以上の(高速整流用)ダイオードを選べばよいかと思います。
耐電圧の3V以上は、まず問題になることはないでしょう。

QNPNとPNPの違いについて

調べていてもよくわからないので質問します。

NPNを使用するメリットはなんなのでしょうか?
PNPを使用するメリットはなんなのでしょうか?

なぜ日本はNPNが主流なのでしょうか?
2線式はどちらでも関係ないと聞きましたがなぜでしょうか?

安全ならなぜPNPに統一しないのでしょうか?

なぜ黒と青の短絡のみ話に上がるのでしょうか?
茶と黒が短絡したときは考えなくていいのでしょうか?

そもそも一つの回路にNPNとPNPの混載はできるのでしょうか?



質問が多くなりましたが一つ一つ電気の知識のない私にも理解できるように
御回答宜しく御願い致します。

Aベストアンサー

こんにちは。

制御回路の安全性のお話ですね。

NPNを使用するメリットはなんなのでしょうか?
PNPを使用するメリットはなんなのでしょうか?
→使用される地域の考え方の問題です。
 一応IEC規格の考え方(提案したEU)では、安全回路に使われる三線式センサの様なものは、PNPタイプ(ソース出力タイ  プ)でないと設計しずらくなります。
 別にPNPでなくても回路構成は可能ですが、変則的になるのでやめた方が無難です。
 特にメリット、デメリットや優劣の問題ではありません。 思想の問題です。

なぜ日本はNPNが主流なのでしょうか?
→第二次大戦後に経済や技術が米国との結びつきが大きかったから、北米仕様のNPNが主流になったと考えています。

2線式はどちらでも関係ないと聞きましたがなぜでしょうか?
→信号自体のの保護が出来ないからで、もし保護するなら論理や動作チェックですべきでしょう

安全ならなぜPNPに統一しないのでしょうか?
→最初にご説明したとおり地域ごとの安全に対する思想(実は習慣もありますが)の違いですから、統一する絶対的な必要性は無いと考えていますが、効率や誤り低減(結局は安全性にたどりつくが)の為に、IECでそちらの方向を規格化しています。
あくまで安全に関わる回路についてのお話です。
一番まずいのは同一システム(機器)内における両者の混用です。

なぜ黒と青の短絡のみ話に上がるのでしょうか?
茶と黒が短絡したときは考えなくていいのでしょうか?
→PNP推奨の思想自体が「安全に関わるクラス1機器内での電線の地絡」を考えているからです。
 電源と信号線の短絡は考えてなく、信号線とGND線の短絡ではなく、信号線と接地されているクラス1の保護接地筐体の  地絡を考えています。
 これはヨーロッパ地域(独)の思想と思いますが、安全に関わる制御回路配線で一番起こりそうで危険な事象が「配線の   筐体への地絡」と考えているからです。
 電源線の地絡は、もし安全に影響があるなら、過電流保護を行います。
 信号線の地絡はPNP(地絡時に動作しない方向の論理出力)出力にして保護します。
 GND線は筐体保護接地と同電位にして、迷走電流が起こらない様にするのが普通です
 (認められた強化絶縁や二重絶縁構造にして浮かす手法もありますが)

そもそも一つの回路にNPNとPNPの混載はできるのでしょうか?
→途中でご説明した様に、誤使用のリスクが発生するので採用する設計者は、その点を踏まえた上での採用となるでしょう。
 最近のEU指令では強化されている「リスクアセスメント」を充分考慮した上での話ととなります。

簡単にご説明出来れば良いのですが、ほとんどの電気設計者も良くわかっていない様な難しいお話なので、雰囲気がわかれば良いいのでは? と思います。

ちなみに日本国内はJISがIEC規格を丸写ししていますので、そういった規格も存在しますが、産業機器の場合は必ずしも厳密に考えなくても、と思っております。

製造物責任に関わるような万が一のトラブルにおいても、絶対にJIS規格でなければということはないと思います。
これはEU指令のように設計規格が厳密に定められていないからです。
一応、労働安全衛生法の設備機械の設計指針はありますが、参照規格までは書かれていません(日本古来の暗黙の了解ではJISとなるという役所もありますが、要は責任の取り方の問題です)

以上、参考までに

こんにちは。

制御回路の安全性のお話ですね。

NPNを使用するメリットはなんなのでしょうか?
PNPを使用するメリットはなんなのでしょうか?
→使用される地域の考え方の問題です。
 一応IEC規格の考え方(提案したEU)では、安全回路に使われる三線式センサの様なものは、PNPタイプ(ソース出力タイ  プ)でないと設計しずらくなります。
 別にPNPでなくても回路構成は可能ですが、変則的になるのでやめた方が無難です。
 特にメリット、デメリットや優劣の問題ではありません。 思想の問題です。

な...続きを読む


人気Q&Aランキング