論理回路の入力のオープン状態(入力端子の配線をはずした状態)は、理論値として5V(ボルト)と等価であるが、その理由を教えてください。

A 回答 (1件)

どんなデバイスで実現された論理回路かによっては、そうとも言え


ません。(理論値ではなく、論理値だと思いますが)
特にCMOSの場合にはオープンにはしないという注意が必要です。

逆にTTLの場合、入力を low にひっぱらない限り、high として扱
われるような等価回路で構成されています。だから、その回路構成
自体が理由なので、そう作られているとしか言えないのですが。

で、TTLの等価回路が与えられて、この回路だとオープンがなぜ
high 相当なのかという議論をするんだとすると、回路を追いかけ
て説明していくくらいしかないような気がします。

標準のTTLに絞るなら、参考URLの最初の図がいいと思います。これ
は NOT の回路図です。入力(交流電源の図のところ)をオープン
にした場合、入力のトランジスタ Q2 のエミッタ電流(さらにはベー
ス電流)が流れませんので、ベースからコレクタ側に電流が流れま
す。これは、そのまま Q3 のベース電流となり、Q3 のコレクタ-エ
ミッタ間が導通して Q4, Q5 ともにオンとなり、Q4 側には R2 が
あるので出力は Q5 にひっぱられ low となるわけです。つまり、
入力は high とみなされたというわけです。

参考URL:http://www.asahi-net.or.jp/~jz6h-ymmt/sandbox/tt …
    • good
    • 0
この回答へのお礼

ご回答ありがとうございます。
私がよく理解できていないために、不明瞭な質問になってしまいましたが・・・
私の求めた回答が、まさにこれです。
大変参考になりました。
ありがとうございます。

お礼日時:2001/04/17 02:05

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう!

このQ&Aを見た人が検索しているワード


このカテゴリの人気Q&Aランキング

おすすめ情報

カテゴリ