ディジタル回路

ゲート回路の遅延時間について、NOT回路を例にして説明して下さい

No.1 回答者： yhr2 回答日時： 2015/12/24 16:32

回路の導線の中を電気が流れる速さと、コンデンサー成分などで波形の立ち上がりが遅れる効果などの積み重ねです。

ゼロにしたいのはやまやまだが、現実世界ではそううまくはいかない、ということです。

もちろん、時定数を持たせて意図的に遅らせるのは「設計」です。

No.2 回答者： oo14 回答日時： 2015/12/24 19:39

ゼロ電位から閾値まで充電する時間、あるいは電源電圧から放電する時間は遅延時間になります。

ヒステリシスを持たしておかないと接点のチャタリングがあると意図しない動作すなわちち誤動作の原因になりますので、それを回避させつつ信号を反転させようとすると、
いくらかの遅延時間が必要になりますが、たいていはインターフェースで対応します。

No.3 回答者： tknakamuri 回答日時： 2015/12/25 10:13

何処までの説明が必要なんでしようか?

p-MOS、n-mosの飽和が消えるまでの時間と、その後、接合容量や
電極間容量が充電される 時間の和

ではいけませんか？

更に踏み込むと、図と数式で数十ページにはなります。

No.4 回答者： yhr2 回答日時： 2015/12/26 15:52

No.1です。

こんな波形を参考にしてください。
http://www.nfcorp.co.jp/techinfo/dictionary/039. …
http://www.ice.gunma-ct.ac.jp/~mame/kougi/pulse/ …