エミッタ接地回路のバイパスコンデンサについて

締切済

質問者：gakuchann
質問日時：2007/05/29 18:55
回答数：3件

エミッタ接地回路でバイパスコンデンサをはずすと電圧利得が大きく下がってしまう理由を教えてください
お願いします

通報する

この質問への回答は締め切られました。

質問の本文を隠す

このQ&Aに関連する最新のQ&A

「バイアスとは」に関するQ&A：バイアスとは

回答 (3件)

最新から表示
回答順に表示

No.3

回答者： chirubou
回答日時：2007/05/29 22:24

直感的に説明しましょう。

入力信号によりベース電圧が上がって、ベースに電流がより多く流れると、コレクタからエミッタに流れる電流もトランジスタの増幅率にしたがって増えます。これが増幅の基本です。

ところがエミッタ抵抗があると、コレクタから流れて来た電流が増えることで抵抗により大きな電圧が生じます（E=IR）。もともとエミッタの抵抗はベースとエミッタ間でバイアス電圧を作るためのものです。エミッタの電圧が上昇することで、ベースとエミッタ間の電位差が小さくなり、みかけのベース電圧が下がるようになってしまいます。

つまり、もともとベース電圧は入力信号で高くなったハズなのに、エミッタ抵抗のせいでベースとエミッタ間の電位差が下がってしまいます。これは負帰還がかかったのと同じであり、結果として増幅率が下がってしまうのです。

- 9
- 件

通報する

No.2

回答者： gura_
回答日時：2007/05/29 20:47

　エミッタ抵抗が負帰還抵抗になるためです。

こちらをご参考に↓
http://www-nh.scphys.kyoto-u.ac.jp/~enyo/kougi/e …

参考URL：http://www-nh.scphys.kyoto-u.ac.jp/~enyo/kougi/e …

- 2
- 件

通報する

No.1

回答者： Mayday_Mayday
回答日時：2007/05/29 20:46

エミッタバイパスコンデンサは、交流信号に対して抵抗REを短絡する役目をしてます。

元々、エミッタ抵抗は、熱暴走などの対策として、安定度を上げるために入れた帰還抵抗でした。この働きは、直流電圧だけで充分です。（詳しくは電流帰還バイアス回路の説明にあると思います。）
コンデンサをつけないと、交流信号もエミッタ抵抗で消費されてしまうので（電圧降下となってしまうので）、コレクタからの出力がその分小さくなってしまいます。増幅度は当然小さくなってしまいます。

- 2
- 件

通報する

このQ&Aに関連する人気のQ&A

「バイアスとは」に関するQ&A：サテン地の全円フレアスカートの裾上げについて

お探しのQ&Aが見つからない時は、教えて!gooで質問しましょう！

質問する（無料）

このQ&Aを見た人はこんなQ&Aも見ています

専門家回答数ランキング

専門家

※過去一週間分の回答数ランキングです。

質問する（無料）

他の専門家の回答をチェック

このQ&Aを見た人が検索しているワード

このQ&Aと関連する良く見られている質問

Qエミッタ接地増幅回路について教えてください＞＜

教えていただきたいことは2つあります。
(1)エミッタ接地増幅回路はなぜ入出力波形の位相が反転するのでしょうか。
(2)エミッタ接地増幅回路はなぜ入力電圧が大きくなったとき出力波形が歪んでしまうのでしょうか。

1つでもわかる方がいらっしゃいましたらどうか回答よろしくお願いします。

Aベストアンサー

参考URLのトランジスター（エミッタ接地）増幅回路について
Ic-Vce特性と負荷線の図を見てください。
参考URL:
ttp://www.kairo-nyumon.com/analog_load.html

(1)
バイアス電圧を調整して図4の動作点（橙色の点）をVbe特性の中心に設定してやり、その動作点を中心に入力電圧Vbeを変化させてやるとVceとIcが負荷線上で変化して動きます。入力電圧Vbeが増加すると出力電圧Vceが減少し、入力電圧Vbeが減少すると出力電圧Vceが増加します。つまり出力電圧波形の位相は入力電圧の位相が逆になります。つまり、入出力波...続きを読む

他の回答も見る

Qトランジスタによるエミッタ接地増幅回路において

エミッタバイパスコンデンサCeの容量を小さくした場合、
低周波数域で増幅率が下がる理由を教えてください。
できれば式とともに教えていただきたいです。お願いします。

Aベストアンサー

No.1の回答で完璧ですが、別の見方で概念的に理解してみましょう。
まず、エミッタバイパスコンデンサの目的は、バイアス電圧発生用の
エミッタ－アース間の抵抗をバイパスし、エミッタ－アース間の交流
インピーダンスを０に近づけ、負帰還による増幅率低下を抑えること
にあります。
コンデンサが小さすぎると低域での交流インピーダンスが増え、エミッタの抵抗による交流電圧（電圧降下）が発生します。この電圧はベースへの入力電圧を妨げる方向に働き、増幅度が下がるわけです。低周波数ほど増幅度が下がるのは当然です。

他の回答も見る

Qエミッタ接地増幅回路　トランジスタ　バイパスコンデンサ

http://ja.wikipedia.org/wiki/%E5%A2%97%E5%B9%85%E5%9B%9E%E8%B7%AFのエミッタ接地・電流帰還バイアス回路とその回路のCeに直列に抵抗を接続した回路の動作の違いを教えていただきたいです。

Aベストアンサー

参考資料 [1] にあるようなエミッタ接地増幅回路で、Ce と直列に抵抗を接続すると、下図のように、高い周波数（ Ce がないとみなせる周波数）での利得を制限することができます。

　　　　　　　　┌────┬─　Vcc（電源電圧）
　　　　　　　　│　　　　　 Rc
　　　　　　　　R1　　　　　 ├──　Vout
　　　　　　　　│　　　　　　C
　　　　Vin ─┼──　B　　　← トランジスタ
　　　　　　　　│　　　　　　E
　　　　　　　　R2　　　　　 ├──┐
　　　　　　　　│　　　　　 │　　 Ce
　　　　　　　　┷　　　　　　Re　　│　　
　　　　　　　GND　　　　　│　　　R
　　　　　　　　　　　　　　　┷　　　┷
　　　　　　↑
　　　　利 │　　　　　　　　　　　　　　Rc/Re*( 1 + Re/R )　
　　　　得 │　　　　　　　／￣￣￣
　　　　　　│　　　　　／
　 Rc/Re｜＿＿＿／ │
　　　　　　｜　　　　　　 fc
　　　　　　│
　　　　　　└─────────→
　　　　　　　　　　　　周波数

　【図１　Ce に直列に抵抗 R を接続したエミッタ接地増幅回路とその利得-周波数特性】

【図１の回路の周波数特性】
図１の回路で、バイアス抵抗の R1 と R2 はトランジスタの入力インピーダンスより十分大きいとして、これらがないものとして無視します。また、参考資料 [1] に書かれている Cin と Cout も十分大きいとして無視します（ Cin と Cout は抵抗ゼロとみなします）。すると、この増幅回路を、トランジスタの h パラメータを使って表わせば、図２のようになります（資料 [2] にあるように、トランジスタの等価回路は簡略化しています）。回路の入力電圧を Vin、出力電圧を Vout とします（そうすると回路の利得は Vout/Vin となります）。

　　　　　　　　　 B　　　　C
　　　　Vin ──┐　　　┌────┬── Vout
　　　　　　　　　 │　　　│　　　　　 │
　　　　　　　　　hie　　　↓hfe*ib　　Rc　↑hfe*ib
　　　　　　　ib↓│　　　│　　　　　 │
　　　　　　　　　 └──┤E　　　　 ┷
　　　　　　　　　　　　　　│← Ve
　　　　　　　　　　　　　 ├──┐
( 1 + hfe )*ib - i1 ↓ │　　　Ce
　　　　　　　　　　　　　　Re　　 │　↓i1
　　　　　　　　　　　　　　│　　 R
　　　　　　　　　　　　　　┷　　 ┷

ベース電流を ib とすれば、コレクタ電流は、これに電流増幅率 hfe をかけた hfe*ib になります（等価回路にはその電流値の電流源が示されています）。したがってエミッタ電流は、ベース電流とコレクタ電流の和 ( 1 + hfe )*ib となります。このエミッタ電流のうち、i1 の電流が Ce 側に流れとすれば、Re側に流れる電流は ( 1 + hfe )*ib - i1 となります（それらを足し合わせばエミッタ電流 ( 1 + hfe )*ib になります）。エミッタ電圧を Ve とすれば、ベース電流 ib は
　　　ib = ( Vin - Ve )/hie --- (1)
で表されます（ hie はベース抵抗）。一方、このエミッタ電圧 Ve は、 Re の両端で電圧であり、それと同時に、 Ce と R の両端で電圧に等しいですから、
　　　Ve = { R + 1/( j*ω*Ce ) }*i1 = { ( 1 + hfe )*ib - i1 }*Re --- (2)
となります。式(2)から、i1 と ib の関係は次のようになります。
　　　i1 = ( 1 + hfe )*Re*ib/{ Re + R + 1/( j*ω*Ce ) }
これを式 (2) の第２項に代入すれば
　　　Ve = { R + 1/( j*ω*Ce ) }*i1 = ( 1 + hfe )*( 1 + j*ω*Ce*r )*Re*ib/{ 1 + j*ω*Ce*( Re + R ) } --- (3)
となりますから、この式 (3) を式 (1) に代入して、ib の式に書き直せば
　　　ib = Vin/[ hie + ( 1 + hfe )*( 1 + j*ω*Ce*R )/{ 1 + j*ω*Ce*( Re + R ) } ]
という式になります。したがって、出力電圧 Vout は
　　　Vout = -hfe*ib*Rc = -Rc*Vin/ [ hie/hfe + ( 1+ 1/hfe )*( 1 + j*ω*Ce*R )/{ 1 + j*ω*Ce*( Re + R ) }
ですから、回路全体の利得 Vout/Vin は
　　　Vout/Vin = -Rc*{ 1 + j*ω*Ce*( Re + R ) }/[ hie/hfe*{ 1 + j*ω*Ce*( Re + R ) } + ( 1 + 1/hfe )*( 1 + j*ω*Ce*R )*Re ] --- (4)
で表されます（マイナスがついていつのは、出力と入力の位相が反転するため）。

【低周波利得】
直流を含めた低周波での利得は、式 (4) で ω = 0 とした場合で
　　　Vout/Vin = -Rc/{ hie/hfe + ( 1 + 1/hfe )*Re }
となります。hfe（エミッタ接地での電流増幅率）が十分大きければ、hie/hfe = 0 1/hfe =0 とみなせますから
　　　Vout/Vin = -Rc/Re
となります。これが図１での低周波利得です。Ce に直列に抵抗 R を入れないときの利得は、hfe が十分大きければ、この値になります（トランジスタ回路のテキストに出ているエミッタ接地回路の利得はこれです）。

【高周波利得】
1/{ j*ω*Ce*( Re + R ) } がゼロとみなせるような高い周波数（ f >> fc = 1/{ 2*π*Ce*( Re + R ) } )　では、式 (4) は
　　　Vout/Vin = -Rc/{ hie/hfe + ( 1 + 1/hfe )*Re*R/( Re + R ) } --- (5)
となります。hfeが十分大きければ、hie/hfe = 0 1/hfe =0 とみなせますから
　　　Vout/Vin = -Rc/{ Re*R/( Re + R ) } = -Rc/Re*( 1 + Re/R ) --- (6)
となります。これが図１で、fc << f のときの利得です。 1 + Re/R > 1 ですから、この周波数帯域での利得は、低周波帯域より 1 + Re/R 倍大きくなります。R がゼロのとき、式 (6) の利得は無限大になってしまいますが、式 (6) は hfe = ∞ とした場合なので、現実にはそうなりません。hfe = ∞ としていない式 (5) で R = 0 とすれば、
　　　Vout/Vin = -hfe*Rc/hie
ですので、hfe が有限（通常100程度）なら、利得 Vout/Vin も有限になります。

【参考資料】
[1]　エミッタ接地増幅回路　http://ja.wikipedia.org/wiki/%E7%94%BB%E5%83%8F:Common_emitter.png
[2]　エミッタ接地トランジスタの簡略化した等価回路（ ppt ファイル 9ページ）　http://home.sato-gallery.com/education/Electronics2003/EL031219OHP.ppt

参考資料 [1] にあるようなエミッタ接地増幅回路で、Ce と直列に抵抗を接続すると、下図のように、高い周波数（ Ce がないとみなせる周波数）での利得を制限することができます。

　　　　　　　　┌────┬─　Vcc（電源電圧）
　　　　　　　　│　　　　　 Rc
　　　　　　　　R1　　　　　 ├──　Vout
　　　　　　　　│　　　　　　C
　　　　Vin ─┼──　B　　　← トランジスタ
　　　　　　　　│　　　　　　E
　　　　　　　　R2　　　　　 ├──┐
　　　　　　　　│　　　　　 │　　 Ce
　　　　　　...続きを読む

他の回答も見る

Q周波数特性の利得の低下について

トランジスタの周波数特性についてお尋ねしたいことがあります。

周波数特性は台形のような形をしているのですが、低域周波数帯と高域周波数帯で利得が低下する原因が分かりません。
初心者でも分かるように簡単に説明してくれませんか？。よろしくお願いします。

Aベストアンサー

トランジスタの増幅回路で入力や出力の結合部分にコンデンサを使うことが一般的ですがこれが原因で増幅度が小さくなる事は有ります。

つまり
信号源→コンデンサ→増幅回路入り口
と言う場合コンデンサのリアクタンスは1/ωCで計算されますがここでω＝2Πｆですから周波数ｆが下がればリアクタンスが大きくなって結合が弱まりますね。また補正のためにエミッタアース間にもコンデンサを入れる事が多いですがこれは周波数が低くなると負帰還が多くなり増幅度は下がります。

逆に周波数が非常に高くなるとベース、エミッタ、コレクタ、各電極の配線などの浮遊容量などによって増幅度を下げる方向に作用します。
殊更高くなると半導体内部の電荷の移動時間すら問題になります。

他の回答も見る

Qトランジスタのバイパスコンデンサの動作原理を教えてください

初学者です。よろしくお願いします。
エミッタ接地のバイアス回路のエミッタ側の
抵抗とコンデンサがパラレルに接続されてます。

本には単に直流成分と交流成分の分離とあります。
コンデンサは交流では抵抗ゼロに近いので抵抗を
通過せず、コンデンサ側を通過。
直流はコンデンサでは抵抗が∞なので通過せず
抵抗側を通過。
この本の説明はわかるのですが、

直流成分と交流成分が一度混ざった電流が
どうしてこのように分離されるのか物理的メカニズムを
教えてください。

また、コンデンサがパラレルに接続ということは
接地側でまた抵抗とコンデンサの回路が共通部として
接続してます。再度交直信号が混ざってしまいそうなのですが
混ざらない理由を教えてください。

Aベストアンサー

＞接地側でまた抵抗とコンデンサの回路が共通部として
接続してます。再度交直信号が混ざってしまいそうなのですが
混ざらない理由を教えてください。

　接地側（アース、グランド等とも言う）が基準になります。
　ここを０Ｖとします。だから、混ざってもかまわない。
　但し、アース間でも周波数が高かったり、電流が大きいとアース間で電位差が出る場合があり、実践では注意が必要になります。

＞直流成分と交流成分が一度混ざった電流が
どうしてこのように分離されるのか物理的メカニズムを
教えてください。

　ＡＣ成分がない場合、エミッタ抵抗に流れる電流をIoとすると、
エミッタ電圧はＶo＝IoXＲeになります。
　この時、ベース電圧がＡＣ入力により振れ、電圧が上昇すればそれに応じてベース電流が増加しエミッタ電流が増加します。コンデンサがないときトランジスタのエミッタ電圧が上昇します。それにより、Ｖ(BE)間電圧が元に戻りエミッタ電圧は、ベース電圧の上昇分だけ上昇します。これが、入力に対して増幅器に負帰還がかかっている状態になり、信号を増幅できません。
　そのエミッタ電圧の上昇を抑え、ＡＣ的に見たときにエミッタとアース間をショート（接地）の状態にするのが、バイパスコンデンサの役目です。
　で、本題に入ります。
　この上記エミッタ電圧が上昇したときは、コンデンサ電圧より高くなりますから、コンデンサに電流が流れ込んで（充電：コレクタ側の負荷との時定数で）上昇を抑えます。また逆に電圧が下がろうとすると、今度は電流を放出（放電：エミッタ抵抗との時定数で）して、電圧の低下を抑えます。
　このように交流的にはエミッタ電圧は変動しませんので、先ほどの負帰還はかかりません。
　　

他の回答も見る

Q計算値と理論値の誤差について

交流回路の実験をする前に、ある回路のインピーダンスZ（理論値）を計算で求めたあと、実験をしたあとの測定値を利用して、同じ所のインピーダンスZ（計算値）を求めると理論値と計算値の間で誤差が生じました。
そこでふと思ったのですが、なぜ理論値と計算値の間で誤差が生じるのでしょうか？また、その誤差を無くすことはできるのでしょうか？　できるのなら、その方法を教えてください。
あと、その誤差が原因で何か困る事はあるのでしょうか？
教えてください。

Aベストアンサー

LCRのカタログ値に内部損失や許容誤差がありますが、この誤差は
１．Ｒの抵抗値は±5%、±10%、±20% があり、高精度は±1%、±2%もあります。
２．Ｃの容量誤差は±20% 、＋50%・ー20% などがあり
３．Ｌもインダクタンス誤差は±20%で、
３．Ｃ・Ｒは理想的なＣ・Ｒでは無く、ＣにＬ分、Ｌに抵抗分の損失に繋がる成分があります。
これらの損失に繋がる成分は、試験周波数が高くなると、周波数依存で増大します。
また、周囲温度やＬＣＲの素子自身で発生する自己発熱で特性が変化します。
測定器や測定系にも誤差が発生する要因もあります。
理論値に対する測定値が±5%程度発生するのは常で、実際に問題にならないように、
ＬＣＲの配分を工夫すると誤差やバラツキを少なく出来ます。
　

他の回答も見る

QオペアンプのGB積

オペアンプの周波数特性にてGB積を求めたいのですが、求め方がよくわかりません。
GB積＝電圧利得A（倍率）×周波数ｆ（Hz）
で求めたのですが、それぞれがばらばらの値で、一定になりません。
色々調べるとGBは一定の値をとる。となっています。

良く分かりません。よろしくお願いします。

Aベストアンサー

「×GEIN」→「○GAIN」でスペルミスです．寝ぼけていてゴメン．
お詫びに図で説明を；
図はオーディオ用のuPC4570の電圧利得対周波数特性です．
http://www.necel.com/nesdis/image/G10528JJ8V0DS00.pdf
赤線は電圧利得 Av＝80dB（1万倍）のときで周波数 f≒1.3kHzとなり，GB積≒1.3*10^07．
青線は電圧利得 Av＝40dB（100倍）のときで周波数 f≒120kHzとなり，GB積≒1.2*10^07．
黒線は電圧利得 Av＝0dB（1倍）のときで周波数 f≒7MHzとなり，GB積≒7*10^06．
Av＝0dBの周波数ゼロクロス周波数と呼び，データシートに記載があります．

とゆうように，適当な電圧利得を選び，そこから水平に線を引いて電圧利得対周波数特性との交点を求め，その時の周波数と電圧利得を掛ければGB積が算出できます．

他の回答も見る

Qエミッタ接地における出力信号の反転について

あけましておめでとうございます。
新年そうそう申し訳ございませんがよろしくお願いいたします。
(1)エミッタ接地回路における入力信号と出力信号の関係についてですが、ベースバイアスを加えた場合には、出力信号は入力信号に対し反転しているのですが、ベースバイアスなしの場合ではも同様に反転するのでしょうか。あくまで、出力信号が反転するのはベースバイアスを加えたときだけなのでしょうか。

(2)この出力信号の反転について、なぜ反転して現れるのでしょうか。理論にこだわりすぎで、このようなものはよく結果として得られるものもあるかと思いますが、どの回路で・・・というか、どのような仕組み、原理から反転しているのでしょうか。

(3)この反転は出力信号で現れますが、コレクト電圧（コレクト－エミッタ間電圧）において、入力信号に対して反転して現れているのでしょうか。

細かい事項で申し訳ございませんがヨロシクお願いいたします。

Aベストアンサー

　エミッタ接地トランジスタ回路における出力信号（電圧）は、入力信号（電圧）に対して反転します（位相が逆になります）。ベースにバイアスを与えるかどうかには関係しません。

　入力信号（電圧）によってベースに電流が流れ込むと、それがコントロール作用をして、コレクタに増幅された電流が流れることが可能になります。電圧増幅するためにはコレクタに一端を電源に接続した負荷抵抗をつけるわけですが、コレクタを通じて負荷抵抗に増幅された電流が流れると、コレクタの電圧は接地側に近づくので、コレクタから取り出す出力信号（電圧）は原理的に入力信号（電圧）に対して反転します。

　エミッタに抵抗をつけ、この抵抗を介してエミッタを接地すると、エミッタの出力信号（電圧）は、入力信号（電圧）と同相になります（反転しません）。

　コレクタとエミッタの両方に抵抗をつけると、コレクタ出力電圧は反転し、エミッタ出力電圧は反転しません。

他の回答も見る

Qエミッタ接地増幅器の入出力・周波数・位相特性について

実験で、エミッタ接地増幅器のいろいろな特性を調べました。そこで理論値を出し実験値と比べてみようと思ったのですが、理論値の出し方が分からないのがありした。今回実験で使用した増幅回路はhttp://ja.wikipedia.org/wiki/%E5%A2%97%E5%B9%85%E5%9B%9E%E8%B7%AFのエミッタ接地の回路と同じです。周波数が中域の（コンデンサを無視できる）ときの利得の周波数特性、位相特性（π[rad]）、入出力特性（Vin、Vout）の理論式のだしかたはわかるのですが、周波数が高域、低域のときの各特性の理論式と低域、高域遮断周波数のだしかたがよく分かりません。感覚的にですが、どの域でも共通な式があり、各域によってコンデンサが開放や短絡され式が変化するような気がしています。参考書やネットで調べたのですが、明確な式が載っておらず困っています。基本的なこととは思いますが、どなたか教えてください。お願いします。

Aベストアンサー

共通な式というのは、コンデンサを入れて計算した式ということですね。
Denkigishiさんのコメントの通り、この回路は低域特性はコンデンサや抵抗の値で決まり、高域はトランジスタの特性で決まります。したがって広帯域に渡ってちゃんと計算するのなら、トランジスタの交流等価回路（SPICEパラメータ）を取り入れる必要があります。しかし、それではあまりに複雑なので、直流的な等価回路を使って計算する方法を紹介します。

hパラメータを使ったトランジスタの直流等価回路は、厳密には【図１】のようになりますが、実用的には【図２】のように簡略化したものを使います[1]。すると、問題のエミッタ接地回路 [3] の交流的な等価回路は【図３】のようになります。図３では、負荷抵抗RLを追加してあります。なぜなら、これがないと、出力コンデンサCoutの影響が出ないからです。この回路から電流と電圧の式を立てると

i0 = j*ω*Cin*( v0 - v1 )
i1 = ( v1 - v2 )/hie
i0 - i1 = v1*( 1/R1 + 1/R2)
i1 + i2 = ( 1/Re + j*ω*Ce )*v2
i2 + i3 = -v3/Rc
i3 = j*ω*Cout*( v3 - v4 )
i3 = v4/RL
i2 = hfe*i1　←　図２から

ですから、電圧利得（ v4/v0 ）は

v4/v0 = -j*ω*Cin*( 1/Rc + j*ω*Ce )*hfe*hie/( 1 + hfe )/[ 1/RL + { 1 + 1/( j*ω*Cout*RL ) }/Rc ]/[ hie*( 1/hie + 1/R1 + 1/R2 + j*ω*Cin )*{ hie*( 1/Re + j*ω*Ce )/( hfe + 1 ) + 1 } -1 ]

となります（筆算なので間違ってるかも）。この式を変形して、v4/v0 = A + j*B の形にすれば、利得 = √(A^2+B^2)、位相（入力基準）= atan(B/A) [rad] となります。Excelの複素数計算の関数を使えば、利得=IMABS( )、位相=IMARGUMENT( )です。

なお、hパラメータには周波数依存があるので（データシートのは270Hzでの値）、Denkigishiさんのコメントの通り、これを考慮しないと高域での特性が現実と違ってきます。トランジスタの高周波等価回路の例を資料 [4] に示します。

　　　　　i1 → 　　　　　　　　　　　　← i2
　　B ─ hie ─┐　　 ┌────┬── C　　　　　v1 = hie*i1 + hre*v2
　　　↑　　　　│＋　│　　　　　 │　　　↑　　　　　i2 = hfe*i1 + hoe*v2
　　　v1　　 hre*v2　↓hfe*i1 　hoe　　 v2
　　　│　　　　│－　│　　　　　　│　　　│
　　E ────┴─-┴────┴── E

【図１】　hパラメータを使ったトランジスタの等価回路

　　　　　i1 → 　　　　　　← i2
　　B ─ hie ─┐　　┌───── C　　　　　　　v1 = hie*i1
　　　↑　　　　│　　│　　　　　　↑　　　　　　　　i2 = hfe*i1
　　　v1　　　　│　　↓hfe*i1　　v2
　　　│　　　　│　　│　　　　　　│
　　E ────┴─-┴───── E

【図２】　簡略化した等価回路

　　　　　→ i0　　v1　　　→ i1　　　← i2　v3　　→ i3
　　 v0 ─Cin─┬─── hie ┐　　┌──┬──Cout──┬─　v4
　　　　　　　　　│　　　　　　　 │　　↓　　　│　　　　　　　　 │
　　　i0-i1　↓　R1//R2　　　　 └─-┤v2　 Rc　↑i2+i3　　RL　↓i3
　　　　　　　　 │　　　　　　　　　　　│　　　│　　　　　　　　│
　　　　　　　　　┷　　　　　　i1+i2 ↓│　　　┷　　　　　　　　┷
　　　　　　　　　　　　　　　　　　　　　 ├─┐　　　　　　　　　　　　　　　┷　= GND
　　　　　　　　　　　　　　　　　　　　　Re　Ce　　　　　　　　　　　　　　　R1//R2 = R1*R2/(R1+R2)　
　　　　　　　　　　　　　　　　　　　　　 ┷　┷

【図３】　結合コンデンサのあるエミッタ増幅器の等価回路

[1] 最も一般的なNPNトランジスタの2SC1815Yを使った場合、データシート [2] から、DC的なコレクタ電流が Ic = 1mA のときのhパラメータは、hie = 4.5 kΩ、hre = 0.5×10^(-4)、hfe = 160、hoe = 2.5μSとなっていますが、このうち hre と hoe は小さいので、これらを無視すると、図２に示したような等価回路になります。
[2] 2SC1815データシート（３ページの「hパラメータ－Ic」）　http://www.semicon.toshiba.co.jp/docs/datasheet/ja/Transistor/2SC1815_ja_datasheet_020129.pdf
[3] エミッタ接地回路　http://ja.wikipedia.org/wiki/%E7%94%BB%E5%83%8F:Common_emitter.png
[4] トランジスタの高周波等価回路　 http://ns.cqpub.co.jp/toragi/TRBN/trsample/2002/tr0209/0209sn7.pdf

他の回答も見る

Qトランジスタの飽和状態とは

トランジスタの飽和状態とはベースの信号（電流）によって要求される電力をC－E間電源の供給（負荷によって必要な電流を流す電圧）の限界を超えたような状態だと思っていますが・・。この飽和状態というのは何か非常に特別な状態なのでしょうか？
どうも理解があいまいなのでよろしくお願いします。

Aベストアンサー

>この飽和状態というのは何か非常に特別な状態なのでしょうか？

動作特性直線上の最大コレクタ電流がわかります。

Fig2 Vce-Ic特性を見てください。
(長いアドレスなので見られないかもしれません。うまく見えなかったら再質問してください)
http://www.geocities.jp/a_story_of_circuits/html/2_1_emit/2_1_7_basic_of_sat.html

この図の下に、「赤丸のところが飽和領域です」と解説があります。

ここには５本のカーブ（ベース電流）が引かれていますが、例えば上から２番目のカーブの左側肩のところを一応、[0.2V,1.75mA]とします。
（電流値があまりにも小さいですが、ここではトランンジスタの動作について説明するので、一応読み取ったままにしておきます）

もし、電源電圧が[4V]なら、振幅は4V,0mAから、0.2V1.75mAにとることで、最大の出力が得られます。
すなわち、負荷抵抗RLは、
　RL=(4.0-0.2)V/(1.75-0)mA=2.17kΩ
を選んだとき最大出力が得られます。
動作基点はこの線上のほぼ中央、およそ[2V,0.9mA]に選びます。
つまり、トランジスタは入力ベース電流が振れるに従い、コレクタ電流は1.75mAから0mAの間を振れます。

ここで、このグラフを見ればおわかりかと思うのですが、左側肩のところは、「ジワーッと増幅率が落ちて」行きます。
これに対して、電流が0mAになるとき（コレクタ最大電圧時）は、一瞬にして「頭打ち」になります。
コレクタ電圧波形をオシロで見ていると、エミッタ接地では、上側はプツンと切れたように（いわゆるクリップ）なるのに対して、下側波形は山が潰れた形（いわゆる飽和の波形）になることが観測されます。

では、最大電流を２番目のカーブの飽和点に置くのでなく、１番上の飽和点に置けないでしょうか？
これは・・・
　1.その動作直線を採用することで、トランジスタの損失電力(W)が最大定格を超えることにならないか？
　2.その最大電流付近でも、そのトランジスタの増幅率(hFE)は直線性を保っているか？
によって決まります。
この２条件が満足されれば、更に小さい負荷直線上で動作させることが可能で、出力は更に大きくとることができます。

最後に、上記説明はトランジスタとその負荷抵抗だけについて解説（設計）しました。（いわゆる直流負荷）
実際には、この後にカップリングコンデンサを介し、実際の負荷が加わってきます。（交流負荷）
交流負荷が加わった結果、負荷線はより立ってきます。（負荷抵抗小）このときの最適動作基点は、オシロを見ながらカットアンドトライで決めます。

参考URL：http://www.geocities.jp/a_story_of_circuits/html/2_1_emit/2_1_7_basic_of_sat.html